Реализация асинхронного rs триггера на логических элементах.

В качестве элемента памяти воспользуемся асинхронным Dтриггером.

Приведем таблицу переходов Dтриггера:

0

0 0 т.е. значениеDпишется над стрелкой.

1

0  1

0

1  0

1

1  1

Следовательно

Это абстрактный закодированный автомат, представленный RSтриггер.

Код состояния совпадает со значением выходного сигнала Q.

RS/q	00	01	11	10
0	0	1	--	0
1	1	1	--	0

Нарисуем карты Карно

			------------R
		------------S
	0	1	--	0
Q -	1	1	--	0

тогда Q = S v ⌐RQ = ⌐⌐(S v ⌐RQ) = ⌐(⌐S * ⌐(RQ))

или

			------------R
		------------S
	0	1	--	0
Q -	1	1	--	0

тогда Q = (Q v S) ⌐R = ⌐(⌐(Q v S) v R)

Подавая различные разрешенные комбинации на входы триггера, убеждаемся что второй выход является ⌐Q. На запрещенных комбинациях на прямом и инверсных выходах мы получаем одно и тоже, либо 0, либо 1 все зависит от использованной элементной базы.

Рассмотрим 1 триггер (с инверсными входами).

Временная диаграмма:

T⌐SQ=τ(задержка)

T⌐S⌐Q= 2τ

При появлении ⌐S= 0, сигнал поступает на верхний элемент и на триггер и устанавливаетQв 1 и лишь затем ⌐Qстановится равным 0.

Аналогично при появлении ⌐R= 0 вначале устанавливается ⌐Qв 1, а затемQв 0.

Рассмотрим второй триггер:

T (S  ⌐Q) = T (R  Q) = τ

T (S  Q) = T (R  ⌐Q) = 2 τ

Установочные входы в триггерах.

Функционально вход RиR₀, а такжеSиS₀аналогичны, однако в схемах наRSвходы заводят функции возбуждения аR₀S₀выводят наружу в качестве установочных, на которые перед началом функционирования автомата полают сигнал, устанавливающий автомат в состояниеS₀.

Синхронные элементы памяти.

Синхронизация позволяет исключить влияние временных смещений входных сигналов триггера и позволяет обеспечить одновременность изменений выходных сигналов элементов памяти.

Требования на синхросигнал:

Предположим, что триггер Qнаходится в 0 и подаетсяJ=K= 1.

Триггер должен перейти в 1, однако если Jпоявится раньше чемK, при отсутствии синхросигнала, он установит триггер в 1.

Появление через ∆ сигнала K=1 установит 11 на входах и триггер сбросится.

Наличие синхросигнала позволяет триггеру реагировать только в момент синхросигнала, когда J=K=1 и в этом случае триггер перейдет 01 один раз.

Так как синхросигнал поступает на все триггеры одновременно, то все они реагируют и выдают сигнал на выходе одновременно.

Требования, предъявляемые к синхросигналу.

1. Синхросигнал должен появиться после входного сигнала

2. Синхросигнал должен заканчиваться раньше синхросигнала:

Синтез синхронного rs триггера.

В качестве основы используем асинхронные RSтриггеры:

Так как данный вид триггера получен на элементах «или - не», то и комбинационный узел реализуем на тех же самых элементах.

CD/Q	00	01	11	10
0	0	1	1	0
1	1	1	1	0

получим:

CD/Q	00	01	11	10
0	*0	*0	01	*0
1	0*	0*	0*	10

			------------С
		------------D
	*	*	0	*
Q -	0	0	0	1

			------------С
		------------D
	0	0	1	0
Q -	*	*	*	0

R = C⌐D = ⌐(⌐C v D)

S = CD v ⌐(⌐C v ⌐D)

Условное обозначение:

Временная диаграмма:

В момент времени t₀сигналR₀непосредственно воздействует через установочные входы наRSтриггер.

В момент t₁ появляется сигналR₁ , однако триггер был в нуле и следовательно изменений не произошло.

В момент t₂ появляется сигналS, который устанавливает ⌐Qв 0, а затемQв 1.

Повторный сигнал ⌐Sвt₃ лишь подтверждаетQ= 1, а ⌐Q= 0.

В момент времени t₄ появившийся сигналRсбрасывает триггер.

t(⌐СQ₌₁) = 3 τ

t(⌐СQ₌₀) = 2 τ

max (t(⌐СQ)) = 3 τ