- •Вычислительная техника и информационные технологии Рекомендуемая литература
- •Логические основы вычислительной техники .1. Понятие функции алгебры логики
- •1.2. Основные законы и тождества алгебры логики
- •Формы задания бф:
- •Пример №1
- •2. Комбинационные цифровые устройства
- •2.1. Понятие и последовательность синтеза
- •2.2. Способы задания кцу
- •2.3. Вывод минимальной фал
- •2.4. Базисы и минимальные базисы
- •2.6. Типовые кцу
- •4. Последовательностные цифровые устройства
- •4.1. Понятие и способ задания пцу
- •4.2. Понятие и классификация триггеров
- •4.3. Типовые триггеры
- •Встроенная память/кэш
- •5. Преобразователи сигналов
- •7. Принципы управления микропроцессора.
- •7.1. Классификация микропроцессоров.
- •7.2. Декомпозиция мп.
- •7.3. Принцип аппаратного управления ("жёсткой" логики).
- •7.4. Принцип микропрограммного управления (гибкой логики).
- •7.5. Способы формирования сигналов управления
- •Код номера
- •7.6. Операционное устройство мп.
- •7.7. Обобщённая структурная схема мп.
- •8. Элементы архитектуры мп.
- •8.1. Структура команд.
- •8.2. Способы адресации, основанные на прямом использовании
- •Номера реги- стров
- •Число 4527
- •Адрес 1765
- •8.3. Способы адресации, основанные на преобразовании кода команды.
- •8.4. Понятие вектора состояния мп.
- •8.5. Понятие системы прерывания программ.
- •8.6. Характеристики системы прерывания.
- •8.7. Способы организации приоритетного обслуживания
- •Счётчик
- •Счётчик
- •Компаратор
- •Код маски
- •8.8. Процесс выполнения команд. Рабочий цикл мп.
- •8.9. Конвейерная обработка команд и данных.
- •8.10. Особенности risc-архитектуры.
- •Регистры глобальных переменных
- •9.1. Способы обмена данными между устройствами
- •9.2. Методы передачи информации между устройствами
- •Общая шина
- •Регистр адреса
- •Цепи данных
- •Интерфейс пу
- •Канал ввода-вывода
- •Канал ввода-вывода
- •Данные от процессора
- •Данные в процессор
- •Регистр передатчика очищен
- •Регистр приёмника заполнен
- •10. Программное обеспечение мпс.
- •10.2. Алгоритмизация задач и язык sdl.
- •10.3. Уровни языков программирования.
- •10.4. Средства разработки прикладных программ.
- •10.5. Средства отладки прикладных программ.
- •10.6. Понятие надёжности мпс.
- •10.7. Контроль передачи информации.
- •10.10. Взаимодействие систем технического обслуживания.
- •Ш. Цифровые сигнальные процессоры
- •3.1. Структура цсп tms320c6x
- •3.2. Структура командной строки ассемблера tms320c6x
- •3.3. Особенности команд для чисел с фиксированной запятой
- •3.4. Ограничения целостности ресурса
- •Сетевые информационные технологии
- •11.1. Локальные вычислительные сети
- •11.2. Аппаратная база компьютерной телефонии
- •11.3. Глобальные сети
- •11.4. Основы защиты информации
- •Приложение. Система команд tms320с6х для чисел с фиксированной запятой
- •Команды пересылки данных
Приложение. Система команд tms320с6х для чисел с фиксированной запятой
Условные обозначения в описании команд:
1. R1 – первый операнд, R2 – второй операнд, R3 – третий операнд, Rsm – смещение, Rbas – регистр адреса, Rres – регистр результата, cstn – n-разрядная константа.
Буква R символизирует как имя регистра общего назначения, так и его содержимое. Константа – n-разрядное целое, непосредственно указываемое в команде.
2. Тип операнда обозначается аббревиатурой: int – 32-разрядное целое (слово), short – короткое (16-разрядное) целое (полуслово), long – длинное (40-разрядное) целое.
Перед каждой аббревиатурой типа буква s означает величину со знаком (число представляется в дополнительном коде), буква u – величину без знака (число представляется в прямом коде), а буква х – что операнд исходит из регистра общего назначения противоположной стороны.
3. Слот задержки (slot) – интервал времени (число тактов) между началом выполнения команды и моментом времени, когда результат становится доступным для чтения.
Например, если slot = 1 и команда объявлена в i-м такте, то результат ее выполнения пишется в Rres в (i + 1)-м такте, а воспользоваться этим результатом можно лишь в (i + 2)-м такте.
Команды пересылки данных
MV R1,Rres Перемещение из одного регистра в другой
Устройство |
Тип операндов |
Тип результата |
Тип команды |
Слоты задержки |
|
R1 |
R2 |
||||
.L1 или .L2, .S1 или .S2 |
xsint |
нет |
sint |
1-тактная |
0 |
.D1 или .D2 |
sint |
нет |
sint |
||
.L1 или .L2 |
slong |
нет |
slong |
MVК R1,Rres Перемещение 16-разрядной константы в пределах
регистра и расширение знаком
Устройство |
Тип операндов |
Тип результата |
Тип команды |
Слоты задержки |
|
R1 |
R2 |
||||
.S1 или .S2 |
scst16 |
нет |
sint |
1-тактная |
0 |
Описание: 16-разрядная константа размещается в Rres, свободные старшие разряды которого заполняются знаком константы.
MVКН, MVКLН R1,Rres Перемещение 16-разрядной константы
в старшие разряды регистра
Устройство |
Тип операндов |
Тип результата |
Тип команды |
Слоты задержки |
|
R1 |
R2 |
||||
.S1 или .S2 |
scst16 |
нет |
sint |
1-тактная |
0 |
Описание: 16 старших (MVКН) или 16 младших (MVКLН) разрядов константы загружаются в старшие разряды Rres. 16 младших разрядов Rres остаются неизменными.