Синтез комбинационных логических микросхем

Комбинационные схемы – это схемы, не содержащие элементов памяти и элементов задержки времени. Выходные сигналы однозначно определяются комбинацией входных.

Последовательность синтеза схем:

- задается словесный алгоритм работы схемы

-составляется таблица истинности

- записывается исходная логическая функция

- выполняется минимизация функции и приведение ее к логическим функциям, реализуемым микросхемами выбранной серии

- рисуется принципиальная схема на базе преобразованных логических выражений.

Для минимизации применяется:

- метод Карно (при числе переменных не более 6)

- метод Квайна (не имеет ограничений по числу переменных, хорошо реализует ЭВМ)

Оба метода основываются на вышеизложенных логических законах

Пример схемы: Схема терморегулятора - устройство, обеспечивающее стабильность температур на определенном уровне. Стабилизация осуществляется за счет нагрева.

На R1, R2, R3, R4, R6 собран измерительный мост. Его параметры таковы, что при температуре, измеряемой терморезистором R4 при температуре равной заданной, выходное напряжение измерительного моста равно нулю. При отклонении температуры от заданного значения между точками а и b появляется напряжение, полярность которого определяется величиной температуры (температура выше или ниже заданной). На микросхеме DA1.1 выполняется компаратор, изменяющий выходное состояние в зависимости от полярности между а и b. В данной схеме при условии, что температура выше заданного значения на выходе DA1.1 появляется отрицательное напряжение насыщения (-14В), при температуре ниже заданной, появляется положительное напряжение насыщения (+14В). На элементах VD1, R8, VD5, R17 реализованы узлы согласования двух полярного выходного сигнала операционного усилителя с логическими входами элемента DA1.2 (логические элементы не работают с отрицательными сигналами). На DA1.2 выполнен генератор импульса частот заполнения. На DA1.1 выполнена схема совпадения. Появляется последовательность импульсов (аналогично в точке С) при условии, что на выходе DA1.1 присутствует положительное напряжение насыщения, т.е. температура ниже заданной. На транзисторе VT2 выполнен усилитель мощности, работающий в ключевом режиме. VT1 – импульсный транзистор, ток которого имеет форму близкую к форме сигнала в точке С. Напряжение с выхода подается на управляющий переход симистора, обеспечивающий его включение и подачу напряжения на нагревательный прибор.

Интегральные триггеры

В отличии от логических комбинаций схем, триггеры – это устройство с памятью (последовательностные схемы).

Выходные сигналы таких схем зависят не только от сигналов на входах, действующих в данный момент времени, но и от ранее воздействовавших сигналов. В зависимости от способов управления различают синхронные (тактируемые), асинхронные триггеры (нетактируемые). Изменение состояния асинхронных триггеров происходит сразу же после изменения сигнала на его управляющих входах. У синхронных триггеров изменение состояния под действием управляющих сигналов возможны в момент присутствия сигнала на специальном тактируемом входе. Тактирование может производиться потенциалом (синхронные триггеры со статическим управлением) или фронтом импульса как передним так и задним (синхронные триггеры с динамическим управлением). В зависимости от функции назначения различают RS-триггеры, D-триггеры, JK-триггеры, Т-триггеры. На основе триггеров строят различные регистры, элементы памяти, счетчики, образующие основу современных ЭВМ.

Любой триггер может быть выполнен на дискретных логических элементах. Однако большинство современных серий микросхем имеют в своем составе интегрируемый триггер.

Простейший триггер - RS-триггер (асинхронный).

Триггер имеет два входа: S – установка, R – сброс и два выхода инверсных друг другу (при нормальном функционировании триггера логический сигнал всегда противоположении сигналу на выходе Q).

Основное свойство триггеров состоит в способности сохранять свое состояние при отсутствии входного воздействия.

На (t1; t3) триггер условно включен (включается в следствии прохождения импульса SET), (t3; t5) триггер выключен (в следствии прохождения импульса RESET). S и R могут быть как короткими так и длинными. Однако появление двух логических единиц на выходах S и R с логической точки зрения - запрещенная комбинация. В этом случае в схеме при одновременном прохождении S и R Q= =0.

RS-триггер, построенный на элементах ИЛИ-НЕ управляется единичным положительным импульсом.

RS-триггер на элементах И-НЕ:

S=R=0 → Q= =1 запрещенная комбинация.

RS-триггер на элементах И-НЕ запускается отрицательными логическими (нулевыми) импульсами. Подача двух нулей на R и S логически запрещенная комбинация.

Более сложные триггеры имеют более сложные схемы.

Синхронный RS-триггер со статическим (динамическим) управлением:

В синхронных триггерах переключения возможны при наличии одновременно двух сигналов S (R) и тактируемого. Триггеры со статическим управлением переключаются при одновременном присутствии S (R). Особенностью триггера с динамическим управлением является то, что он переключается в том случае, если происходит наложение во времени сигналов S (R) и фронта сигнала С. На практике на вход С подается неизменная тактовая частота, чаще используются триггеры с динамическим управлением по заднему фронту.

D-триггер

Статическое (динамическое) управление.

Д-триггер имеет 2 входа информационный (D) и синхронизирующий (С). Особенность Д-триггера: сигнал на входе Д задерживается на один такт, т.е. сигнал на выходе Q равен сигналу на входе Д в момент прихода синхронного сигнала (или его заднего фронта для триггера с динамическим управлением).

JK-триггер

Относится к синхронным триггерам с динамическим управлением. Является универсальным, т.к. позволяет реализовывать любые из вышеперечисленных триггеров. Может иметь кроме входов J, K, C входы начальной установки R, S.

Т-триггеры

(счетные триггеры)

имеют один логический вход Т. Обычно выполнен на базе JK-триггера или Д-триггера.

На базе счетных триггеров выполняются делители частоты (счетчики).

Сигнал на выходе Q в отличии от сигнала на входе С имеют равные время импульса и время паузы при постоянной частоте сигнала на входе С.

f_Q=½fc

Каскадное включение счетных триггеров позволяет получить схему двоичного счетчика – устройства, которое позволяет считать импульсы и которое обеспечивает деление частоты в 2ⁿ раз, где n – количество разрядов.

Цифровая схемотехника позволяет любое десятичное число записать в виде нулей и единиц.

мл.р. ст.р. дес.число

2⁰ 2¹ 2²

0 0 0 0

1 0 0 1

0 1 0 2

1 1 0 3

0 0 1 4

1 0 1 5

0 1 1 6

1 1 1 7

На ряду с представленными элементами находят применения такие устройства как сдвиговые регистры, шифраторы, дешифраторы, сумматоры (позволяют суммировать несколько двоичных чисел), цифровые компараторы (позволяют сравнивать два двоичных числа) и др.