1 Синтез двоично-десятичного регистра

1.1Выбор метода преобразования

Для реализации устройства в проекте выбран метод преобразования двоично-десятичного кода в двоичный код (ДДК в ДК) последовательного типа, который характеризуется одновременным выполнением операций сдвига и коррекции соседних разрядов на каждом шаге преобразования, что упрощает схемотехнику преобразования.

Представление десятичных цифр с неполными весами представлено в таблице 1.

Таблица 1- Представление десятичных цифр с неполными весами.

Десятич-ное число	0	1	2	3	4	5	6	7	8	9
Число в коде 6321	0000	0001	0010	0011	0100	0101	1000	1001	1010	1011

Восьми разрядный код на выходе устройства запоминается в ячейке памяти преобразователя и по сигналу от внешнего устройства происходит запуск процесса преобразования по следующему алгоритму:

1 - содержимое старшей и младшей тетрады делят на два, что эквивалентно сдвигу вправо;

2 - при получении остатка в старшей тетраде к результату младшей прибавляют пять, что реализуется схемой коррекции устройства;

3 - при получении остатка в младшей тетраде в выходном двоичном регистре фиксируется логическая единица

Пример преобразования вручную числа 46 представлен в таблице 2.

Таблица 2- Пример преобразования вручную числа 46

Такты сдвига	Выходное ДДК с весами 6421		Выходное ДК
	Старшая тетрада	Младшая тетрада
	0100	1000
1	0001	1100	1
2	0000	1101	10
3	0000	1000	101
4	0000	0011	0010
5	0000	0001	00010
6	0000	0000	100010

Преобразование числа 46 из ДДК в ДК производится за семь тактов.

Проверим достоверность полученного ДК десятичного числа 46:

,

где n…0- номер разряда

- цифры ДК из множества {0;1}

Результат, получаемый в ДК методом последовательного сдвига, является верным, так как подтвержден проверкой

1.2Разработка структурной схемы

Согласно выбранному методу преобразования двоично-десятичного кода в двоичный код осуществляется последовательным сдвигом вправо записанный двоично-десятичной информации равносильно делению на два, так как согласно правилу перевода необходимо делить на два и производить соответствующую коррекцию результата. Структурная схема преобразователя должна содержать следующие блоки: устройство записи, устройство управления, генератор синхроимпульсов, счетчик синхроимпульсов, регистр старшей тетрады, регистр младшей тетрады, схема коррекции младшей тетрады, устройство вывода.

Генератор синхроимпульсов предназначен для выработки тактирующих импульсов, которые подаются на синхронизирующие входы устройств и осуществляют установку регистра старшей и младшей тетрады, последовательный сдвиг и запись в устройство вывода, переключений счетчика синхроимпульсов.

Счетчик синхроимпульсов предназначен для подсчета тактов, выдаваемых генератором синхроимпульсов, и по достижению их количества достаточного для выдачи в магистраль двоичного кода, вырабатывает сигнал, вызывающий переключение устройства управления, кроме того этот сигнал поступает в магистраль сигналом конца преобразования (КП).

Устро йство управления предназначено для блокировки поступления в схему тактовых импульсов от генератора по приходу управляющего сигнала от счетчиков тактовых импульсов.

Устройство записи предназначено для записи двоично-десятичного кода на входы первоначальной установки регистра старшей и младшей тетрады по сигналу начала преобразования (НП).

Регистр старшей тетрады и младшей тетрады последовательно сдвигает вправо информацию, записанную в него (осуществляется деление на два) под воздействием тактовых импульсов, поступающих от генератора, при этом осуществляется преобразование двоично-десятичного кода в двоичный код.

Схема коррекции старшей и младшей тетрады предназначена для коррекции результата сдвига вправо (к младшей тетраде прибавляется число пять), все операции выполняются в заданном двоичном коде, если же получен остаток в младшей тетраде, то формируется сигнал переноса, поступающий на два входа записи последовательных данных устройства вывода.

Устройство вывода предназначено для считывания и сдвига вправо(последовательного) поступающих данных(сигнал переноса из младшей тетрады) и затем выдачу этих данных в последовательном формате в магистраль по приходу сигнала конца преобразования (КП), причем с выхода устройства управления снимается уже двоичный код. Структурная схема преобразователя представлена в приложении А.