Логические банки памяти
C матрицей динамической памяти связан особый буфер из электронных защёлок- триггеров, называемый "усилителем уровня" (Sense Amp), размер которого равен длине одной строки памяти. Упомянутый усилитель уровня необходим для чтения и регенерации данных, содержащихся в ячейках памяти. Поскольку ячейки динамической памяти представляют собой конденсаторы, разряжающиеся при совершении каждой операции чтения, усилитель уровня обязан восстановить данные, хранящиеся в ячейке, после завершения цикла доступа. В промежуток времени, когда обновляются данные и заряжаются ячейки, соответствующая стока памяти становится недоступной для чтения либо записи.
Отличительной особенностью микросхем SDRAM от микросхем более ранних типов является деление матрицы памяти на несколько логических банков (минимум – двух, обычно - четырёх). Это необходимо для повышения производительности памяти в моменты подзарядки (регенерации) ячеек. В "многобанковых" микросхем SDRAM можно обращаться к строке одного банка, пока строка другого банка находится на "подзарядке". Данные располагаются в памяти с последовательным чередованием их в разных банках. Когда данный считываются из памяти, они запрашиваются в режиме чередования из того банка, который уже "подзаряжен" и готов к работе. В этот момент "подзаряжается" предыдущий банк, из которого данные читались накануне, и так далее. Такая схема доступа к памяти называется "доступом с чередованием банков" (Bank Interleave).
Схема обращения к данным микросхемы синхронной памяти
1. Активизация строки
Перед осуществлением любой операции с данными, содержащимися в микросхеме, необходимо "активизировать" требуемую строку в соответствующем банке. Для этого в микросхему подается команда активизации ACTIVATE вместе с которой на адресные линии микросхемы подаётся номер банка и адрес строки, а также строб-сигнал RAS#, который помещает адрес в защёлки буфера адреса строки. После стабилизации сигнала RAS#, декодер адреса строки выбирает из банка нужную строку и помещает её содержимое в усилитель уровня (SenseApp).
Активизированная строка остается открытой (доступной) для последующих операций доступа до поступления команды подзарядки банка (PRECHARGE), закрывающей данную строку. Минимальный период "активности" строки - от момента её активации до момента поступления команды подзарядки, определяется минимальным временем активности строки (Row Active Time, tRAS).
Повторная активизация какой-либо другой строки того же банка не может быть осуществлена до тех пор, пока предыдущая строка этого банка остается открытой. Таким образом, минимальный промежуток времени между активизацией двух различных строк одного и того же банка определяется минимальным временем цикла строки (Row Cycle Time, tRC).
В то же время, после активизации определенной строки определенного банка микросхема SDRAM может на следующем такте шины памяти активизировать какую-либо другую строку другого своего банка. Однако, и здесь специально вводится дополнительная задержка, называемая "задержкой от активации строки до активации строки" (Row-to-Row Delay или tRRD). Такая задержка необходима потому, что операция активизации строки потребляет большой электрический ток и частое использование этой операции ведёт к нежелательным избыточным нагрузкам микросхемы по току.
