- •Лекция 1
- •Раздел 1. Совместная работа цифровых элементов в составе узлов и устройств
- •Тема 1.1. Типы выходных каскадов. В данной лекции затронуты следующие вопросы:
- •Логические функции и логические элементы. Основные понятия
- •Представление информации физическими сигналами.
- •Логические функции.
- •Литература
- •Лекция 2
- •Тема 1.2. Цепи питания. Согласование связей. В данной лекции затронуты следующие вопросы:
- •Законы алгебры логики
- •Произвольные функции и логические схемы
- •Литература
- •Лекция 3
- •Тема 1.3. Элементы задержки. Формирователи импульсов.
- •В данной лекции затронуты следующие вопросы:
- •Элементы задержки. Формирователи импульсов. Генераторы одиночных импульсов. Кварцевый генератор импульсов. Расчет параметров.
- •Минимизация функций
- •Литература
- •Лекция 4
- •Тема 1.4. Элементы индикации. Оптоэлектронные развязки. В данной лекции затронуты следующие вопросы:
- •Интегральные логические элементы.
- •Характеристики лэ.
- •Серии лэ.
- •Правила схемного включения лэ.
- •Лэ с тремя состояниями выхода
- •Литература
- •Лекция 5
- •Раздел 2. Синхронизация в цифровых устройствах.
- •Тема 2.1. Синхронизация в цифровых устройствах.
- •В данной лекции затронуты следующие вопросы:
- •Цифровые устройства со статическим и динамическим управлением. Понятие «гонок» в цифровых устройствах и методы их устранения. Устройства синхронизации.
- •Этапы построения (синтеза) комбинационной схемы.
- •Литература
- •Лекция 6
- •Тема 2.2. Риски сбоя в комбинационных и последовательных схемах.
- •В данной лекции затронуты следующие вопросы:
- •Понятие комбинационных и последовательных схем. Риски сбоя в комбинационных и последовательных схемах. Понятие «гонок» в цифровых устройствах и методы их устранения.
- •Литература
- •Лекция 7
- •Раздел 3. Функциональные узлы комбинационного типа.
- •Тема 3.1. Дешифраторы. Шифраторы. В данной лекции затронуты следующие вопросы:
- •Типовые комбинационные устройства
- •Преобразователи кодов (пк)
- •Дешифраторы.
- •Шифраторы
- •Преобразование произвольных кодов.
- •Литература
- •Лекция 8
- •Тема 3.2. Мультиплексоры. Демультиплексоры. В данной лекции затронуты следующие вопросы:
- •Коммутаторы Мультиплексоры
- •Демультиплексоры.
- •Литература
- •Лекция 9
- •Тема 3.3. Сумматоры. В данной лекции затронуты следующие вопросы:
- •Арифметические устройства.
- •Сумматоры.
- •Цифровые компараторы.
- •Контроль четности
- •Литература
- •Лекция 10
- •Раздел 4. Функциональные узлы последовательного типа.
- •Тема 4.1. Регистры. В данной лекции затронуты следующие вопросы:
- •Последовательностные схемы
- •Триггеры
- •Двухступенчатые триггеры
- •Асинхронные входы триггеров
- •Регистры Параллельные регистры
- •Регистровая память
- •Сдвигающие регистры
- •Литература
- •Лекция 11
- •Тема 4.2. Счетчики. Распределители. В данной лекции затронуты следующие вопросы:
- •Счетчики Общие понятия
- •Асинхронные счетчики
- •Синхронные счетчики
- •Интегральные счетчики.
- •Счетчики с различными коэффициентами пересчета.
- •Литература
- •Лекция 12
- •Раздел 5. Бис/сбис с программируемой структурой.
- •Тема 5.1. Программируемые логические матрицы. В данной лекции затронуты следующие вопросы:
- •Программируемые логические матрицы
- •Литература
- •Лекция 13
- •Тема 5.2. Программируемая матричная логика. В данной лекции затронуты следующие вопросы:
- •Классификация логических микросхем программируемой логики
- •Общие (системные) свойства микросхем программируемой логики
- •Литература
- •Лекция 14
- •Тема 5.3. Базовые матричные кристаллы. В данной лекции затронуты следующие вопросы:
- •Базовые матричные кристаллы (вентильные матрицы)
- •Литература
- •Лекция 15
- •Тема 5.4. Оперативно перестраиваемые fpga. В данной лекции затронуты следующие вопросы:
- •Программируемые пользователем вентильные матрицы (fpga) Xilinx Spartan-3e открывают новые перспективы для jvc gy-hd250
- •Литература
- •Лекция 16
- •Раздел 6. Схемотехника зу.
- •Тема 6.1. Статические и динамические зу. В данной лекции затронуты следующие вопросы:
- •Оперативные запоминающие устройства (озу) Разновидности оперативной памяти
- •Построение блоков озу
- •Параметры пзу.
- •Применение пзу для реализации произвольных логических функций.
- •Литература
- •Лекция 17
- •Тема 6.2. Масочные и прожигаемые зу. В данной лекции затронуты следующие вопросы:
- •Зу с одномерной адресацией.
- •Литература
- •Лекция 18
- •Тема 6.3. Зу на основе бис/сбис. В данной лекции затронуты следующие вопросы:
- •Построение блоков памяти на бис пзу.
- •Литература
- •Лекция 19
- •Раздел 7. Микропроцессорные комплекты бис/сбис. В данной лекции затронуты следующие вопросы:
- •Литература
- •Лекция 20
- •Раздел 8. Автоматизация функционально-логического этапа цифровых узлов и устройств. В данной лекции затронуты следующие вопросы:
- •Логические и эксплуатационные основы средних и больших интегральных схем
- •Литература
Сдвигающие регистры
Сдвигающий, или сдвиговый регистр (shift register) это регистр, содержимое которого при подаче управляющего сигнала СДВИГ может сдвигаться в сторону старших или младших разрядов. Схема сдвигающего регистра из цепочки непрозрачных триггеров показана на рис. 4.8, а, а условное обозначение на рис.4.8, б.
а) б)
Рис.4.8. Сдвигающий регистр
Пусть на рисунке триггер Q0 – младший , Qm-1 – старший; вход каждого триггера (кроме Q0) подключен к выходу соседнего младшего триггера. Когда на все С входы триггеров поступает активный спад сигнала Shift, выход каждого триггера принимает состояние своего младшего соседа и, таким образом, информация, содержащаяся в регистре, сдвигается на один разряд в сторону старших разрядов, влево. Триггер Q0 принимает при этом состояние последовательного входа DS (data serial). Информация, поступившая на вход DS во время какого-либо такта, появится на выходе Qm-1 через m тактов.
Существенно, что в схеме использованы именно непрозрачные триггеры. Если поставить прозрачные защелки, то при активном уровне сигнала Shift все триггеры становятся прозрачными, и сигнал DS успеет пройти столько триггеров, сколько позволит длительность сигнала Shift .
Часто требуются более сложные регистры: с параллельной синхронной записью информации, реверсивные, с параллельно-последовательной записью. Такие регистры называются универсальными. Примером такого регистра служит ИМС К155ИР11. Регистр может работать в четырех режимах: параллельное занесение данных, сдвиг влево, сдвиг вправо, хранение данных.
Применения сдвиговых регистров очень разнообразны.
В арифметике сдвиг числа на один разряд влево соответствует умножению его на 2, сдвиг вправо – делению пополам.
В аппаратуре передачи данных универсальные регистры преобразуют параллельный код в последовательный и обратно. Передача данных последовательным кодом по сравнению с передачей параллельным существенно экономит число линий связи. Это покупается ценой увеличения времени обмена.
Литература
Основная
Жаворонков М.А. Электротехника и электроника. – М.: Академия, 2005. – 400 с.
Новиков Ю.Н. Электротехника и электроника. – СПб.: Питер, 2005. – 384 с.: ил.
Схемотехника электронных систем / Под ред. В.И. Бойко. – СПб.: БХВ-Петербург, 2004. – 496 с.
Дополнительная
Касаткин А.С. Курс электротехники. – М.: Высшая школа, 2005. – 542 с.: ил.
Миловзоров О.В. Электроника. – М.: Высшая школа, 2005. – 288 с.: ил.
Стешенко В.Б. P-CAD. Технология проектирования печатных плат. – СПб.: Питер, 2005. – 720 с.: ил.
Хамахер К. Организация ЭВМ. – СПб.: Питер, 2003. – 848 с.: ил.
Цилькер Б.Я. Организация ЭВМ и систем. – СПб.: Питер, 2006. – 668 с.: ил.
Специальность (шифр), форма обучения |
Вычислительные машины, комплексы, системы и сети (230101.65), очная |
Название дисциплины |
Схемотехника |
Курс, семестр |
IV, VII |
Ф.И.О. преподавателя – разработчика материалов |
Ткачук И.Ю. |