- •Лекция 1
- •Раздел 1. Совместная работа цифровых элементов в составе узлов и устройств
- •Тема 1.1. Типы выходных каскадов. В данной лекции затронуты следующие вопросы:
- •Логические функции и логические элементы. Основные понятия
- •Представление информации физическими сигналами.
- •Логические функции.
- •Литература
- •Лекция 2
- •Тема 1.2. Цепи питания. Согласование связей. В данной лекции затронуты следующие вопросы:
- •Законы алгебры логики
- •Произвольные функции и логические схемы
- •Литература
- •Лекция 3
- •Тема 1.3. Элементы задержки. Формирователи импульсов.
- •В данной лекции затронуты следующие вопросы:
- •Элементы задержки. Формирователи импульсов. Генераторы одиночных импульсов. Кварцевый генератор импульсов. Расчет параметров.
- •Минимизация функций
- •Литература
- •Лекция 4
- •Тема 1.4. Элементы индикации. Оптоэлектронные развязки. В данной лекции затронуты следующие вопросы:
- •Интегральные логические элементы.
- •Характеристики лэ.
- •Серии лэ.
- •Правила схемного включения лэ.
- •Лэ с тремя состояниями выхода
- •Литература
- •Лекция 5
- •Раздел 2. Синхронизация в цифровых устройствах.
- •Тема 2.1. Синхронизация в цифровых устройствах.
- •В данной лекции затронуты следующие вопросы:
- •Цифровые устройства со статическим и динамическим управлением. Понятие «гонок» в цифровых устройствах и методы их устранения. Устройства синхронизации.
- •Этапы построения (синтеза) комбинационной схемы.
- •Литература
- •Лекция 6
- •Тема 2.2. Риски сбоя в комбинационных и последовательных схемах.
- •В данной лекции затронуты следующие вопросы:
- •Понятие комбинационных и последовательных схем. Риски сбоя в комбинационных и последовательных схемах. Понятие «гонок» в цифровых устройствах и методы их устранения.
- •Литература
- •Лекция 7
- •Раздел 3. Функциональные узлы комбинационного типа.
- •Тема 3.1. Дешифраторы. Шифраторы. В данной лекции затронуты следующие вопросы:
- •Типовые комбинационные устройства
- •Преобразователи кодов (пк)
- •Дешифраторы.
- •Шифраторы
- •Преобразование произвольных кодов.
- •Литература
- •Лекция 8
- •Тема 3.2. Мультиплексоры. Демультиплексоры. В данной лекции затронуты следующие вопросы:
- •Коммутаторы Мультиплексоры
- •Демультиплексоры.
- •Литература
- •Лекция 9
- •Тема 3.3. Сумматоры. В данной лекции затронуты следующие вопросы:
- •Арифметические устройства.
- •Сумматоры.
- •Цифровые компараторы.
- •Контроль четности
- •Литература
- •Лекция 10
- •Раздел 4. Функциональные узлы последовательного типа.
- •Тема 4.1. Регистры. В данной лекции затронуты следующие вопросы:
- •Последовательностные схемы
- •Триггеры
- •Двухступенчатые триггеры
- •Асинхронные входы триггеров
- •Регистры Параллельные регистры
- •Регистровая память
- •Сдвигающие регистры
- •Литература
- •Лекция 11
- •Тема 4.2. Счетчики. Распределители. В данной лекции затронуты следующие вопросы:
- •Счетчики Общие понятия
- •Асинхронные счетчики
- •Синхронные счетчики
- •Интегральные счетчики.
- •Счетчики с различными коэффициентами пересчета.
- •Литература
- •Лекция 12
- •Раздел 5. Бис/сбис с программируемой структурой.
- •Тема 5.1. Программируемые логические матрицы. В данной лекции затронуты следующие вопросы:
- •Программируемые логические матрицы
- •Литература
- •Лекция 13
- •Тема 5.2. Программируемая матричная логика. В данной лекции затронуты следующие вопросы:
- •Классификация логических микросхем программируемой логики
- •Общие (системные) свойства микросхем программируемой логики
- •Литература
- •Лекция 14
- •Тема 5.3. Базовые матричные кристаллы. В данной лекции затронуты следующие вопросы:
- •Базовые матричные кристаллы (вентильные матрицы)
- •Литература
- •Лекция 15
- •Тема 5.4. Оперативно перестраиваемые fpga. В данной лекции затронуты следующие вопросы:
- •Программируемые пользователем вентильные матрицы (fpga) Xilinx Spartan-3e открывают новые перспективы для jvc gy-hd250
- •Литература
- •Лекция 16
- •Раздел 6. Схемотехника зу.
- •Тема 6.1. Статические и динамические зу. В данной лекции затронуты следующие вопросы:
- •Оперативные запоминающие устройства (озу) Разновидности оперативной памяти
- •Построение блоков озу
- •Параметры пзу.
- •Применение пзу для реализации произвольных логических функций.
- •Литература
- •Лекция 17
- •Тема 6.2. Масочные и прожигаемые зу. В данной лекции затронуты следующие вопросы:
- •Зу с одномерной адресацией.
- •Литература
- •Лекция 18
- •Тема 6.3. Зу на основе бис/сбис. В данной лекции затронуты следующие вопросы:
- •Построение блоков памяти на бис пзу.
- •Литература
- •Лекция 19
- •Раздел 7. Микропроцессорные комплекты бис/сбис. В данной лекции затронуты следующие вопросы:
- •Литература
- •Лекция 20
- •Раздел 8. Автоматизация функционально-логического этапа цифровых узлов и устройств. В данной лекции затронуты следующие вопросы:
- •Логические и эксплуатационные основы средних и больших интегральных схем
- •Литература
Асинхронные входы триггеров
Непрозрачные триггеры кроме штатных входов - синхровхода С и управляющих входов D, J, K часто дополняют независимыми от них R и S входами. При этом схема строится так, что R и S входы имеют приоритет в своем воздействии на триггер по отношению к штатным входам, т. е. R или S входы устанавливают диктуемое ими состояние триггера независимо от сигналов, поступающих в это время на штатные входы, в том числе и на вход С. Поэтому такие R и S входы называют асинхронными. По окончании асинхронного сигнала установленное им состояние сохраняется вплоть до очередного активного фронта С-сигнала. По этому фронту триггер сработает уже в соответствии с этим установленным состоянием и с действующими в данный момент уровнями на штатных управляющих входах. Как правило, асинхронные входы имеют активный низкий уровень.
Регистры Параллельные регистры
Параллельные регистры - это устройства, предназначенные для записи, хранения и выдачи информации, представленной в виде двоичных кодов. Для хранения каждого двоичного разряда в регистре используется одна триггерная ячейка.
Для запоминания многоразрядных слов необходимое число триггеров объединяют вместе и рассматривают как единый функциональный узел-регистр. Если регистр построен на триггерах-защелках, то его называют регистр-защелка. Типовыми внешними связями регистра являются информационные входы D;, вход сигнала записи (или загрузки) С, вход гашения R, выходы триггеров Q. В упрощенном варианте регистр может не иметь входа гашения и инверсных выходов.
На рис. 4.6 показана схема четырехразрядного регистра, выполненного на ИМС К155ТМ5 и К155ЛИ1.
При подаче управляющего сигнала у1=1 информация по входам X1—Х4 записывается одновременно в соответствующие разряды четырех D-триггеров. При y1=y2=0 информация хранится в регистре памяти, а при y2=1 происходит параллельное считывание информации.
Рис.4.6. Четырехразрядный параллельный регистр
Условным изображением регистра по рис. 4.7, а пользуются тогда, когда на схеме необходимо показать каждый вход и выход данных. Если же тракт данных рассматривается как единое, укрупненное понятие - шина данных, то пользуются обозначением, показанным на рис 4.7, б.
а) б)
Рис. 4.7. Условное обозначение регистра
Выпускаемые промышленностью регистры иногда объединяют на кристалле микросхемы с другими узлами, в паре с которыми регистры часто используются в схемах цифровой аппаратуры. Пример такого комплексного узла - микросхема многорежимного буферного регистра (МБР) К589ИР12, основу которой составляет 8-разрядный регистр-защелка с входами DO—D7, С, R и восемью выходами Q0—Q7, снабженными усилителями мощности (буферами) с тремя состояниями выхода. Кроме того, в состав микросхемы входят несколько элементов управления. Усилители с тремя состояниями выхода имеет и 4-разрядный регистр К155ИР15, построенный на непрозрачных триггерах без свойств захвата или проницаемости, т. е. управляемых строго фронтом.
Регистровая память
Существуют микросхемы, в которых регистр объединен с входным мультиплексором, позволяющим принимать входные данные с двух и более направлений, выбираемых сигналами на адресных входах микросхемы. Объединяют регистр и с выходным демультиплексором, позволяющим передавать содержимое регистра на различные направления.
Сразу несколько регистров содержат микросхемы регистровой памяти (register memory, register file, сверхоперативная память). Входы Di регистров подключены к общей входной шине данных (data in). Вход загрузки требуемого регистра выбирается дешифратором записи на основании поступающего на его вход адреса записи (write address), т. е. кода номера загружаемого регистра. Запись данных, присутствующих на шине, происходит в момент поступления сигнала разрешения записи (write enable).
Выходы регистров мультиплексором подключаются к выходной шине (data out). Номер регистра, с которого происходит чтение, определяет код адреса чтения (read address). Выдачу данных разрешает сигнал разрешения чтения (read enable).
Поскольку дешифрация адреса записи и адреса чтения производится двумя независимыми узлами, имеющими автономные адресные входы, регистровая память может одновременно записывать число в один из регистров и читать число из другого.
Микросхемы регистровой памяти легко наращиваются по разрядности и допускают наращивание по числу регистров. Они разработаны для построения блоков регистров общего назначения (РОН) и других специализированных блоков памяти небольшого объема, предназначенных для временного хранения исходных данных и промежуточных результатов в цифровом устройстве.
По мере увеличения числа регистров памяти разработчики отказываются от независимой адресации регистров при записи и чтении. Остается лишь один комплект адресных входов и один дешифратор адреса, которые используются и при записи, и при считывании. Такую схему регистровой памятью уже не называют. По ЕСКД она обозначается RAM (random access memory, т. е. память с произвольным доступом). Используются также термины: запоминающее устройство с произвольной выборкой (ЗУПВ), оперативное запоминающее устройство (ОЗУ), оперативная память, а иногда - просто память. В микросхемах ЗУПВ ввод и вывод данных при записи и чтении могут осуществляться через одни и те же выводы корпуса за счет использования в тракте считывания элементов с тремя состояниями выхода или с открытым коллектором. Режимы работы микросхемы запись, чтение и хранение задаются комбинациями сигналов на ее входах управления. Если для ввода данных при записи и вывода их при чтении используются различные выводы корпуса (входы Di и выходы Qi), то режим хранения может быть совмещен с режимом чтения.
Микросхемы ОЗУ малой емкости часто выпускаются в составе распространенных серий. Они имеют входы адреса Аj, входы данных Di ; вход режима W/R: запись или чтение; выходы данных Qi; вход (или несколько конъюнктивных входов) разрешения Е, чаще называемый выбор кристалла ВК, выбор микросхемы ВМ или CS (chip select). Такую микросхему можно рассматривать как группу регистров, дешифратор для их выборки, цепи записи в регистры и считывания с них. Примерами подобных ИМС могут служить К155РУ2 емкостью 16х4 (16 слов по 4 разряда), К537РУ8 – 2Кх 8. Такие ОЗУ принято называть статическими. Наращивание разрядности и числа хранимых слов производится, как и в случае ПЗУ.
Микросхемы ЗУПВ большей емкости выпускают уже в составе определенных серий БИС памяти. Часто такие микросхемы имеют временную диаграмму с большим числом регламентированных интервалов, адрес может подаваться по частям, есть микросхемы, требующие регенерации хранимых данных (динамические ОЗУ - раздел 5).