Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Триггеры.doc
Скачиваний:
11
Добавлен:
17.07.2019
Размер:
154.11 Кб
Скачать

Т‑триггер

Триггер типа Т называется триггером со счётным входом. Он изменяет своё состояние на противоположное каждый раз, когда на его вход приходит очередной сигнал. Обозначение триггера произошло от первой буквы английского слова toggle – защёлка.

Условное графическое обозначение Т-триггера показано на рис. 12.14. Т‑триггер имеет один вход Т и два выхода Q и . T - счётный вход триггера.

Рис.12.14. Условное графическое обозначение T‑триггера

Принцип работы триггера иллюстрирует его таблица истинности (табл.12.5).

Состояние его выхода меняется на противоположное при поступлении на вход счётного сигнала Т=1 и сохраняется неизменным при Т=0. В соответствии с табл.12.5 характеристическое уравнение Т‑триггера имеет вид:

Согласно этому уравнению Т‑триггер сохраняет неизменное состояние при Т=0, когда Q n+1=Q n и при Т=1, когда Q n+1= .

Т‑триггер может быть реализован введением в RS‑ и D‑триггеры обратных связей (рис.12.15).

Рис.12.15. Схемы T‑триггера

Временная диаграмма сигналов Т‑триггера показана на рис.12.16.

Рис.12.16. Временные диаграммы Т‑триггера

Из рис.12.16 видно, что Т‑триггер осуществляет деление частоты тактовой последовательности в 2 раза и переключение триггера происходит отрицательным фронтом счётного сигнала.

Рассмотрим граф переходов Т-триггера (рис.12.17)

Рис.12.17. Граф переходов Т‑триггера

В кружках указаны значения выходного сигнала Q. Триггер, синхронизируемый фронтом, имеет по два различных состояния, значения которых приведены в знаменателях дроби. Стрелками показаны переходы триггера из одного состояния в другое при поступлении соответствующих комбинаций входных сигналов. Изменение значения Q происходит при поступлении перепада Т=01. Граф переходов имеет промежуточные состояния 10 и 01, в которые Т‑триггер переводится перед переключением.

Jk‑триггер

JK‑триггер наиболее широко используемый универсальный триггер, обладающий характеристиками всех других типов триггеров. JK‑триггер в отличии от RS‑триггера не имеет запрещенных комбинаций входных сигналов, которые следует исключать при работе цифровых систем.

На рис.12.18 показано условное графическое обозначение JK‑триггера.

Рис.12.18. Условное графическое обозначение JK‑триггера

Рассмотрим табл.12.6, иллюстрирующую принципы работы JK‑триггера.

Таблица 12.6. Таблица истинности для JK‑триггера

Из табл.12.6 видно, что когда на оба входа J и K подается уровень логического 0, триггер блокируется, и состояния его выходов не изменяются. В этом случае триггер находится в режиме хранения.

Строки 2 и 3 табл.12.6 описывают режимы, соответствующие установке триггера в состояние 0 и 1. Строка 4 соответствует переключательному режиму работы JK‑триггера. Если на обоих входах J и K установлен уровень логической 1, то следующие друг за другом тактовые импульсы будут вызывать перебросы уровней сигналов на выходах триггера от 1 к 0, от 0 к 1 и т.д. Такая работа триггера напоминает последовательно производимые переключения тумблера, откуда и происходит название режима.

Характеристическое уравнение JK‑триггера имеет вид:

JK‑триггер может быть реализован с использованием двух элементов И и RS‑триггера (рис.12.19).

Рис.12.19. Реализация JK‑триггера

Граф переходов JK‑триггера, синхронизируемого отрицательным фронтом синхросигнала показан на рис.12.20. В кружках указаны значения выходного сигнала Q, в знаменателях дробей показаны промежуточные состояния триггера перед переключением.

Рис.12.20. Граф переходов JK‑триггера,

Синхронизируемого отрицательным фронтом синхросигнала

JK‑триггер может иметь два дополнительных входа (асинхронных): предварительной установки S и очистки R (рис.12.21).

Рис.12.21. Условное графическое обозначение JK-триггера с дополнительными входами

Асинхронные входы (S и R) в активных состояниях блокируют действия синхронных входов. Активным состояниям асинхронных входов соответствуют три первых строки табл.12.7. В этих режимах синхронные входы блокированны и их состояния не влияют на состояние выходов триггера, поэтому для входов J, K и C в этих строках поставлен знак Х (любое состояние). Одновременная подача на оба асинхронных входа активного уровня сигнала (логического 0) соответствует запрещенному состоянию. При блокировании обоих асинхронных входов (S и R) уровнем логической 1, работу триггера контролируют синхронные входы. Это показано в четырех нижних строках табл.12.7.

Таблица 12.7. Таблица истинности для JK‑триггера с дополнительными входами

JK‑триггеры широко применяются во многих цифровых схемах, в частности они используются для построения счетчиков. Схема фиксатораФиксатором можно назвать любое цифровое запоминающее устройство. Примером такого устройства является D‑триггер. В микросхемном исполнении разработано большое число фиксаторов. Рассмотрим одну из таких схем: 4‑разрядный прозрачный фиксатор типа К155ТМ7 (зарубежный аналог — схема 7475), относящийся к классу ТТЛ - схем. Устройство состоит из четырех D‑триггеров, объединенных в одной ИС. Условное графическое обозначение фиксатора показано на рис.12.22.

Рис.12.22. Условное графическое обозначение фиксатора

Информационный вход D0, а также выходы Q0 и относятся к первому D‑триггеру. Разрешающий вход Е0-1 аналогичен синхронизирующему входу D‑триггера и используется для управления сразу двумя триггерами D0 и D1 внутри ИС. Анализ табл.12.8 показывает, что если на разрешающем входе действует уровень логической 1, данные сразу не передаются (без ожидания тактового импульса) с соответствующих D-входов на соответствующие выходы Q и . В режиме пересылки данных сигналы на Q‑выходах фиксатора просто повторяют сигналы на соответствующих D‑входах.

При установке на разрешающем входе уровня логического 0, соответствующие D‑триггеры переводятся в режим фиксации данных. Информационные сигналы, которые действовали на выходах Q в момент перехода фиксатора в этот режим, сохраняются даже при изменении сигналов на входах D, т.е. данные оказываются «запертыми».

Таблица 12.8. Таблица истинности для фиксатора

Данную схему называют прозрачным фиксатором, поскольку при наличии высокого уровня сигнала на входе Е выходные сигналы точно отслеживают информационные сигналы на D‑входах («насквозь просматривают»). Вход Е2-3 контролирует работу триггеров D2 и D3.