1.2. Микропрограммное (firmware) управление

Рассмотрим регистровую модель ЭВМ и представим алгоритмы выполнения некоторых команд. Для реальных ЭВМ существует программа Turbo Debugger (TD), которая отображает на экран содержимое некоторых составных частей ЭВМ. Ниже приведено изображение регистровой модели, на которой эллипсами выделены компоненты CPU, функционирование которых можно наблюдать с помощью программы TD.

ALU

SF

---

ZF

RF

(PSW)

SF

---

ZF

1025

1024

 исходные данные y5

Y 8(Пуск)

y7

Результат

P_ALU y3

Регистровый файл y RAM

_{Ч/З Ч/З}

I Пуск

SP

AH

AL

y6

S

10000

D

Y4 P_RAM

RA

Адрес сегмента

y10

IP

КОП

СА

А1

СА

А2

ES, CS, DS, SS

RI

y1

Примечание:

Э1 – на экране отображается память команд I.

Э2 – на экране отображаются регистры ЭВМ.

Э3 – на экране отображаются состояния флагов.

Э4 – на экране отображается стек S.

Э5 – на экране отображается память данных D.

PSW – слово состояния процессора (флаги).

ALU – арифметико-логическое устройство.

МПА – микропрограммный автомат.

Yi – сигналы управления функционированием аппаратуры.

Т_П - Триггер пуска/останова.

КОП – код операции, заданный в инструкции.

СА – способ адресации.

SP – указатель стека(S).

ES, CS, DS, SS – регистры для указания адреса соответствующих сегментов.

P_ALU P_RAM

МПА

y0 y2

y1





G

^п

Т_П

S

R

Е

уск

1

ост

Е

Рис. 3. Регистровая модель ЭВМ.

Перед пуском ЭВМ необходимо задать начальный адрес выполняемой программы в регистре IP. Программа, состоящая из последовательности инструкций I, размещена в RAM. После нажатия клавиши пуск команды программы поочередно извлекаются из оперативной памяти на регистр инструкций RI для анализа и интерпретации. Адрес очередной извлекаемой команды задан в регистре IP. Содержимое регистра IP после выборки команды из памяти наращивается на величину К с помощью сигнала y2. Величина К равна размеру выбранной команды, заданному количеством байтов.

Нет

ОЖ

У0

Рис.14

Да Т_П – триггер пуска

Да

Рис. 14

Нет

RA=IP

Y1

Выборка

из ОЗУ

RI=RAM

Y3

IP=IP+

Y2

Формирование ИА на RA

JMP JS ADD Арифм. опер.

H LT Нет Нет Нет Нет



Да

Т_П = 0

Y9

IP = RA

Y10

Да Да Да

Выборка из RAM операндов, загрузка их и кода операции в ALU, пуск ALU

Нет

^Нет

_{Д а} Да

Нет

Рис. 4. Алгоритм функционирования ЭВМ. Да

В упрощенном алгоритме функционирования ЭВМ можно выделить четыре циклически повторяющихся этапа. На первом этапе проверяется условие нажатия клавиши пуска ЭВМ. Если триггер пуска установлен в единичное состояние, то проверяется наличие запросов прерывания, поступающих на вход ЭВМ INTR. При наличии запроса на прерывание осуществляется переход к выполнению специальной программы обработки прерывания, после завершения которой выполняется второй этап, заключающийся в выборке очередной команды на регистр RI. На следующем третьем этапе анализируется способ адресации (СА) операндов, заданных в команде, формируются исполнительные адреса (ИА) операндов, передаваемые на регистр RA. На четвертом этапе анализируется код операции (КОП), заданный в команде. В зависимости от кода операции с помощью микропрограммного автомата (МПА) вырабатывается соответствующая последовательность сигналов, управляющих функционированием компонентов процессора для интерпретации операции (КОП), заданной в команде. Если в текущей команде задана арифметическая операция, то код операции передается в ALU, осуществляется выборка операндов из RAM, загрузка их в ALU и пуск ALU. После завершения интерпретации команды осуществляется либо останов, либо переход к выполнению первого этапа.

Данная модель функционирования ЭВМ позволяет понять правила бесконвейерной обработки команд, когда обрабатывается только одна команда от начала до завершения.