7.5 Сумматоры
Сумматор - устройство, выполняющее операции арифметического сложения над двоичными числами. Где-то рассматривались математические операции над двоичными числами, где говорилось о том, что сумма двух нулей есть нуль, сумма нуля и единицы есть единица, сумма двух единиц есть нуль. Одноразрядный цифровой сумматор имеет три входа: два входа слагаемых и вход переноса (от предыдущего сумматора). При этом правила сложения чуток усложняются. Одноразрядный сумматор обозначается так:
Рис.
1 - Одноразрядный цифровой сумматор
Сумматор имеет входы А и В - слагаемые, С - вход переноса, S - выход суммы, Р - выход переноса. Табличка истинности:
Входы |
Выходы |
|||
Слагаемые |
Вход переноса |
Сумма |
Выход переноса |
|
А |
B |
C |
S |
P |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
На выходе S представляется сумма сложения трех переменных - А, В, С. При переполнении сумматора, т. е. когда в результате сложения формируется единица в старшем разряде выходного числа, на выходе переноса Р формируется уровень лог. 1, который подается на вход переноса С следующего сумматора. В принципе, старшим разрядом суммы является выход переноса Р. В целом работу сумматора полностью иллюстрирует таблица. Из таких одноразрядных сумматоров составляются многоразрядные сумматоры (обычно 4-х разрядные), которые бывают последовательного и параллельного действия. Сумматоры последовательного действия обладают более низким быстродействие
Компараторы кодов
Микросхемы компараторов кодов входных сигналов применяются для сравнения двух кодов и выдачи на выходе сигнала о результатах сравнения. Помимо 8 входов для сравниваемых кодов (2 четырехразрядных кода) компаратор имеет 3 управляемых входа для наращивания разрядности и 3 выхода результирующих сигналов.(рис. 1):
|
|
|
|
Рисунок
1
Если
используется одиночная микросхема, то
для ее правильной работы достаточно на
вход подать 1 на 
.
(на остальные можно подать либо 0, либо
1).
Если микросхемы компараторов каскадируются для увеличения числа разрядов сравниваемых кодов, то нужно выходные сигналы микросхемы, обрабатывающие младшие разряды подать на одноименные входы микросхемы, обрабатывающие старшие разряды кода.
Рисунок
2
Таблица истинности компаратора:
Входы сравнения |
Входы наращивания |
Выходы |
|||||||||
A3>B3 |
x |
x |
x |
x |
x |
x |
1 |
0 |
0 |
||
A3<B3 |
x |
x |
x |
x |
x |
x |
0 |
1 |
0 |
||
A3=B3 |
A2>B2 |
x |
x |
x |
x |
x |
1 |
0 |
0 |
||
A3=B3 |
A2<B2 |
x |
x |
x |
x |
x |
0 |
1 |
0 |
||
A3=B3 |
A1=B1 |
A1>B1 |
x |
x |
x |
x |
1 |
0 |
0 |
||
A3=B3 |
A1=B1 |
A1<B1 |
x |
x |
x |
x |
0 |
1 |
0 |
||
A3=B3 |
A2=B2 |
A1=B1 |
A0>B2 |
x |
x |
x |
1 |
0 |
0 |
||
A3=B3 |
A2=B2 |
A1=B1 |
A0<B0 |
x |
0 |
x |
0 |
1 |
0 |
||
A3=B3 |
A2=B2 |
A1=B1 |
A0=B0 |
1 |
1 |
0 |
1 |
0 |
0 |
||
A3=B3 |
A2=B2 |
A1=B1 |
A0=B0 |
0 |
1 |
0 |
0 |
1 |
0 |
||
A3=B3 |
A2=B2 |
A1=B1 |
A0=B0 |
x |
x |
1 |
0 |
0 |
1 |
||
- |
- |
- |
- |
1 |
1 |
0 |
0 |
0 |
0 |
||
- |
- |
- |
- |
0 |
0 |
0 |
1 |
1 |
0 |
||
- |
- |
- |
- |
0 |
0 |
0 |
1 |
1 |
0 |
||
Одно из основных применений компараторов состоит из селектирования кодов входных сигналов. В этом случае достаточно иметь информацию о совпадении и не совпадении кодов на входах компаратора, а не соотношение величин.
Интересующий нас код (эталонный) подается на один вход, а изменяющийся код на другой вход, при этом используют только равенство .
|
|
|
|
Рисунок 3 Селектирование 16-разрядных кодов
При применении компараторов нужно учитывать, что при каскадировании задержки микросхем суммируются и объединяемый компаратор будет настолько медленнее, сколько микросхем в нем используется.
Рис.4 Схема объединения компараторов для уменьшения задержки при каскадировании