- •Методическое указание о структуре построения ответа.
- •1. Триггеры
- •2.Регистры.
- •2.1. Определение
- •2.2.Классификация.
- •2.3. Регистры приема и передачи информации.
- •2.3.1. Двухтактный регистр на rs- триггерах.
- •2.3.2. Парафазный регистр
- •2.3.3. Сдвигающий регистр
- •2.3.3.1. Определение
- •2.3.3.2.Описание работы схемы.
- •3. Счетчики
- •3.1. Определение.
- •3.2. Классификация счетчиков.
- •3.3.Основные характеристики счетчиков.
- •3.4. Схема счетчика с непосредственными связями с последовательным переносом
- •4.Дешифраторы
- •4.1. Определение
- •Число элементов одноступенчатого дешифратора определяется числом выходов.
- •4.2.Классификация дешифраторов.
- •4.3.Схема линейного дешифратора
- •4.4.Схема двухступенчатого дешифратора.
- •5.Сумматоры
- •5.1. Определение
- •5.2.Классификация
- •5.3.Одноразрядный полный сумматор.
- •6. Цифро-аналоговое преобразование
- •6.1.Понятие аналого-цифровой системы.
- •6.2. Математический аппарат построения преобразователей типа «код—напряжение»
- •6.3.Схема цап « код- напряжение» параллельного типа.
Методическое указание о структуре построения ответа.
В учебное пособие включены основные вопросы по дисциплине « Типовые элементы СВТ», вынесенные на экзамен для специальности 2204.
Ответ должен состоять из следующих частей:
-
Функциональное определение элемента.
-
Структура схемы, примененные логические элементы и их таблицы состояний.
-
Предустановки, если они есть ( например, установка « лог.0» на выходе, и т.д.)
-
Указать вход, условие появления входного сигнала ( входного кода).
-
Указать выход, условие появления сигнала на выходе.
-
Показать прохождение входного кода и управляющих сигналов.
-
Привести пример с заданным цифровым кодом.
Например, вопрос: «Полный сумматор».
Пример построения ответа:
-
Полный двоичный сумматор — электронный узел, выполняющий операцию суммирования двух чисел, представленных в виде двоичных кодов, которые могут принимать значение «0» или «1».. При этом происходит сложение этих чисел в данном i-м разряде и прибавление единицы переноса (если она возникает) из младшего ( i– 1) –го разряда, а также формирование переноса в старший ( i+ 1). В результате операции сложения формируется значение суммы в данном разряде (Si) и переноса ( Pi) в старший (i+1).
-
Схема полного сумматора реализована на следующих логических элементах:
-
логическое И, значение лог. «1» возникает на выходе тогда и только тогда , когда на всех входах присутствуют лог. «1». Иначе на выходе формируется лог. «0».
-
Логическое ИЛИ, далее табл. состояний.
-
Исключающее ИЛИ, далее табл. состояний.
В исходном состоянии сигналы на входах отсутствуют.
Двоичные коды подаются на входы Xi и Yi и P(i-1)( см. рис.8)
Значение суммы формируется на выходе элемента исключающее ИЛИ ( №2), значение переноса в старший разряд формируется на выходе элемента ИЛИ (№5). Единичное значение суммы формируется при наличии на входах Xi и Yi и P(i-1) схемы одной или трех лог. «1». Единичное значение переноса формируется при наличии двух или трех лог. «1» на входах Xi и Yi и P(i-1) схемы.
Промежуточный результат логического сложения с выхода элемента исключающее ИЛИ (№1) поступает на вход элемента исключающее ИЛИ (№2) для формирования значения суммы Si, а также на вход элемента И (№4) для формирования промежуточного значения переноса.
1. Триггеры
Триггеры, в отличие от логических элементов, обладают памятью. Под памятью электронных устройств подразумевают способность сохранять выходное состояние и после прекращения входных сигналов.
Простейшими триггерами, на основе которых организованы и другие виды, являются RS- и RS(инверсный)-триггеры.
Схемно они одинаковы, но переключаются разными сигналами: для триггера из элементов ИЛИ—НЕ (RS-триггер)—это напряжение высокого уровня, а для варианта из элементов И—НЕ (RS (инверсный)-триггер)—низкого. Их логическая структура с обозначением входов и выходов показана на рис.1.1 и 1.2.. Работу этих триггеров характеризуют соответствующие таблицы состояний. Индексами tn и tn+1 обозначены два соседних дискретных момента (два такта) — tn до прихода переключающего импульса и tn+1—после его прихода. Выход Q называют прямым, Q(не)—инверсным. В таблицах состояния триггеров столбец, отражающий состояние выхода Q(не), нередко опускают: сигналы на этом выходе всегда инверсны по отношению к прямому выходу.
С приходом активного сигнала на вход S либо S(инверсный) (от англ. set—устанавливать) на прямом выходе установится напряжение высокого уровня, на инверсном соответственно — низкого. На втором входе при этом должен быть нейтральный сигнал. В новое состояние триггер переходит скачком благодаря положительной перекрестной обратной связи между элементами. Если после переключения триггера активный сигнал на входе станет нейтральным, триггер сохранит новое состояние, в котором он будет удерживаться действием той же обратной связи. Повторные импульсы на входе S никак не повлияют на состояние триггера.
Активный сигнал на входе R (от англ. reset—устанавливать вновь) вызовет обратное переключение: на прямом выходе появится низкое напряжение, на инверсном — высокое. Появление активных сигналов одновременно на обоих входах приводит к тому, что на обоих выходах будут напряжения одинакового уровня. Такое сочетание входных сигналов называют неопределенным или запрещенным и в условиях нормальной работы его избегают.
RS-триггеры широко используют в аппаратуре, в том числе и в импульсных устройствах.
|
Такт tn |
|
Такт tn+1 |
|
|
Такт tn |
|
Такт tn+1 |
|
|||||
Rn |
Sn |
Qn+1 |
_ Qn+1 |
|
Rn |
Sn |
Qn+1 |
_ Qn+1 |
|||||
0 |
0 |
Qn |
_ Qn |
|
0 |
0 |
1 |
1 |
|||||
0 |
1 |
1 |
0 |
|
0 |
1 |
1 |
0 |
|||||
1 |
0 |
0 |
1 |
|
1 |
0 |
0 |
1 |
|||||
1 |
1 |
0 |
0 |
|
1 |
1 |
Qn |
_ Qn |
U |
|
|
|
|
|
|
|
U |
|
|
|
|
|
|
|
Вх.S |
|
|
|
|
|
|
|
Вх.S |
|
|
|
|
|
|
|
U |
|
|
|
|
|
|
|
U |
|
|
|
|
|
|
|
Вх.R |
|
|
|
|
|
|
|
Вх.R |
|
|
|
|
|
|
|
U |
|
|
|
|
|
|
|
U |
|
|
|
|
|
|
|
Вых.Q |
|
|
|
|
|
|
|
Вых.Q |
|
|
|
|
|
|
|
U |
|
|
|
|
|
|
|
U |
|
|
|
|
|
|
|
Вых.Q |
|
|
|
|
|
|
|
Вых.Q |
|
|
|
|
|
|
|
Рис.1.1 RS-триггер Рис.1. 2. RS(не)-триггер:
По способу введения информации триггеры подразделяют на асинхронные и синхронные.
У асинхронных триггеров есть только информационные входы. Эти триггеры отличает свойство срабатывать сразу после изменения сигналов на входах. Типичный пример асинхронных триггеров — рассмотренные RS- и RS(не)-триггеры.
У синхронных триггеров смены сигналов на информационных входах еще недостаточно для срабатывания. Необходим дополнительный командный импульс, который подают на специальный синхронизирующий, или, как его чаще называют, тактирующий вход [ С ]. В зависимости от исполнения синхронные триггеры управляют либо по уровню напряжения тактового импульса (триггеры-защелки), либо по его фронту или срезу. Управление по уровню напряжения иногда называют статическим, а по перепаду (фронту или срезу) - динамическим.
Синхронные триггеры с управлением по уровню срабатывают в момент, когда напряжение тактового импульса достигает порогового уровня. Сигналы на выходах при этом принимают значения, которые определены функциональным видом триггера и сочетанием сигналов на информационных входах. Специфика этих триггеров такова, что пока длится тактовый импульс, смена сигналов на информационных входах приводит к новым переключениям. С окончанием тактового импульса такой триггер сохраняет (защелкивает) свое выходное состояние. Другими словами, наличие тактового импульса обеспечивает триггеру-защелке асинхронный режим работы, отсутствие—режим хранения.
Вторая разновидность синхронных триггеров реагирует только на перепады напряжения на тактовом входе, причем в зависимости от схемного решения, либо от низкого уровня к высокому (активный фронт), либо от высокого к низкому (активный срез), т. е. импульсы, поступающие на тактовый вход, воспринимаются только в те короткие моменты, когда их состояние меняется определенным образом .
В функциональном отношении, т. е. по способу организации логических связей между входами и выходами, наиболее употребительны помимо упоминавшихся следующие виды триггеров: D- и JK-триггеры.
D-триггеры — синхронные. Они имеют два входа: информационный D и тактовый С. Принципиальная особенность D-триггеров состоит в том, что уровень напряжения на прямом выходе с каждым пришедшим тактовым импульсом принимает значение сигнала, действующего на информационном входе D в момент поступления тактового импульса, и сохраняет (запоминает) это состояние до следующего такта. Говоря иначе, D-триггер задерживает на один такт информацию, существовавшую на входе D, поэтому D-триггеры часто называют триггерами задержки.
JK-триггеры функциональном отношении они близки синхронным
Причем вход J соответствует входу S, а К — входу R. В отличие от RS-триггеров для JK-триггеров не существует запрещенных входных комбинаций. Когда на информационных входах J и К одновременно действует напряжение высокого уровня, то с каждым тактовым импульсом происходит переключение
Многие JK и D-триггеры имеют дополнительные входы S и R, которые позволяют реализовывать асинхронное управление, как было описано ранее. Следует только иметь в виду, что для триггеров семейства ТТЛ активный управляющий сигнал на этих входах — напряжение низкого уровня, а для КМОП — высокого; в последнем случае, если входы Sи R не используются, то они должны быть заземлены.
При выполнении различных арифметических и логических операций возникает необходимость хранения кода числа в течение некоторого времени. Иногда нужно сдвинуть этот код вправо или влево, подсчитать количество импульсов, выбрать заданные комбинации кодов и т. д. Такие операции выполняют специальные устройства ЭВМ: регистры, счетчики и дешифраторы, сумматоры.