Схемотехника интегральных логических элементов

Схема РТЛ (транзисторная логика с резистивной связью) – рис. 24.

Схема ДТЛ (диодно-транзисторной логики) показана на рис. 23. Если на оба входа подан высокий положительный потенциал (X₁ = X₂ = 1), то входные диоды будут закрыты, ток от плюса источника питания потечет через Д₃ и Д₄ в базу транзистора. Транзистор переходит в режим насыщения; при этом напряжение коллектора уменьшается до величины остаточного напряжения, т.е. Y = 0.Если хотя бы на одном входе низкий уровень (например, X₁ = 0), то входные диоды открыты и ток течет от плюса источника в коллектор предшествующей схемы. Поскольку напряжение на открытом диоде падает В, на базе транзистора с учетом диодов Д₃ и Д₄ будет отрицательный потенциал. Транзистор закрыт, напряжение коллектора почти равно напряжению питания Е, т.е. Y = 1. Таким образом, схема ДТЛ выполняет логическую операцию И–НЕ. Размах логического сигнала и практически не зависит от нагрузки, т.к. ток нагрузки втекает в коллектор через диоды последующей схемы. Нагрузочная способность ДТЛ n=10, время задержки нс. Недостаток – много диодов, которые занимают большую площадь на подложке.

ТТЛ (транзисторно-транзистор­ная логика). Схема ТТЛ со сложным инвертором показана на рис.22.

В качестве входных диодов используются эмиттерные переходы, а роль диода смещения выполняет коллекторный переход многоэмиттерного транзистора. Многоэмиттерный транзистор занимает гораздо меньшую площадь, чем соответствующее количество диодов в схеме ДТЛ. Нагрузочная способность n  10, время задержки нс.

Эмиттерно–связанная логика (ЭСЛ). Принципиальная схема показана на рис.21. Транзистор Т₃ совместно с любым из входных транзисторов образуют переключатель тока. Схема переключателя тока аналогична схеме дифференциального усилителя, но на базу Т₃ подано постоянное напряжение смещения , при котором Т₃ открыт и находится в активном режиме. Если на базе Т₁ (или Т₂) напряжение , ток, текущий через R₁, распределяется поровну между Т₁ и Т₃. Если же напряжение на базе входного транзистора немного (на 0,1...0,15 В) выше или ниже , весь ток переключается соответственно в Т₁ (Т₂) или в Т₃. Эмиттерные повторители на транзисторах Т₄ и Т₅ обеспечивают согласование входных и выходных уровней последующего и предыдущего логических элементов. Схемы ЭСЛ обеспечивают малое время задержки нс. Как видно из схемы, на одном из выходов выполняется логическая операция ИЛИ, а на другом – ИЛИ–НЕ.

Логические элементы на мдп-транзисторах

Ключ на МДП–транзисторах можно выполнить с резистивной нагрузкой (как R₃ в схеме 24), но технологически целесообразнее применять так называемую динамическую нагрузку - Т₃ на схемах 25 и 26.

При последовательном соединении нескольких активных транзисторов получим логический элемент И–НЕ (рис. 26). Параллельное соединение активных транзисторов позволяет выполнить логическую операцию ИЛИ–НЕ (рис. 25). Наиболее часто используют логические схемы на МДП–транзисторах с индуцированным n-каналом.

В ИМС на КМДП-транзисторах (рис. 27 и 28) на каждый вход используется пара транзисторов с различной проводимостью канала, при этом затворы p-канального и n-канального транзисторов соединяются вместе. Особенность схем КМДП – весьма малая потребляемая мощность – является большим достоинством по сравнению с ранее рассмотренными логическими элементами.

Для выполнения операции И–НЕ используется схема рис. 28, в которой несколько нижних n-канальных транзисторов соединяются последовательно, а такое же число верхних р-канальных – параллельно.

Элемент ИЛИ–НЕ получается при параллельном соединении нижних и последовательном верхних транзисторов (рис. 27). В этом можно убедиться, рассматривая все возможные комбинации входных логических сигналов.

Описание к КПК «Триггеры»