2.3. Структура адресных запоминающих устройств

ЗМ адресной памяти имеет систему адресных и разрядных линий (проводников), называемых линиями выборки. Адресные линии используются для выделения совокупности ЗЭ, которым устанавливается режим записи - считывания. Прочитанная информация передается по разрядным линиям. Количество линий выборки, связанных с одним запоминающим элементом, называется размерностью памяти. Обычно используется ЗУ с размерностями: 2D, 2.5D, 3D. ЗУ 2D - быстродействующие, но потребляет большие мощности, ЗУ 3D - сложны, поэтому используются промежуточные - (комбинированные) ЗУ. На рис.2.3 приведен вариант упрощенной структуры микросхемы ЗУ типа 2D.

ЗМ

ФА

ст. разряды

адреса .

r ... n .

i

.

.

.

Рг. считыв.

... j ...

УУ

КРА

Рг.

записи

обр к ШД

сч/зп

0 мл. разряды r

адреса

Рис.2.3. Структура адресного ОЗУ.

РГ - регистр (считывания, запоминания); ШД - шина данных; КРА - коммутатор разрядно-адресный; ФА - формирователь адреса.

Обычно микросхема памяти хранит 1, 4 или 8бит (информационных разрядов) запоминаемой информации. Каждая микросхема имеет одно управляющие устройство и число матриц ЗМ равное числу бит хранимой информации. Код адреса разделяется на две равные части, каждая из которых дешифрируется (старшая - формирователем адреса ФА, младшая - коммутатором КРА).

Если нет сигнала обращения к памяти, то на элементы ЗЭ с выходов ФА и КРА также не действует никаких управляющих сигналов - режим хранения. При наличии сигналов обращения и, например, чтения дешифратор ФА возбуждает соответствующую линию i, и сигналы состояния связанных с ней элементов ЗЭ подаются на КРА. КРА мультиплексирует (переключает) их, но на выход подается только информация с того элемента ЗЭ, который находится на линии j, определяемой второй частью адреса, т.е. информация может быть считана только с элемента находящегося на пересечении i и j. Когда коммутатор КРА, опрашивая последовательно все вертикальные линии, дойдет до j-ой, информация с элемента (i,j) будет передана в регистр считывания и далее на шину данных.

При записи сигнал на линии i подготавливает связанную с ней линейку ЗЭ к записи, не изменяя хранимую в них информацию. Далее 0 или 1 с регистра записи передается коммутатором КРА на элемент i, j, устанавливая его в соответствующее состояние.

2.4.Типы запоминающих элементов

• Статические запоминающие элементы

Пример простейшего статического ЗЭ приведен на рис.2.4. ЗЭ представляет собой триггер на биполярных многоэмиттерных транзисторах и предназначен для использования в ЗУ 2D.

+Е

U_оп 2 Т₁ Т₂ 2 Uj

1 1

Ui

Рис.2.4. Статический запоминающий элемент

а) Режим хранения: Uj = Uоп; Ui< Uоп. В этом режиме вторые эмиттеры обоих триодов заперты, т.к. напряжение на них больше, чем на первых. Схема находится в одном из устойчивых состояний: открыт либо триод Т1 (0), либо триод Т2 (1). Открытое состояние триодов поддерживается током через эмиттеры 1.

б) Режим считывания: Ui >Uоп; Uj =Uоп. С дешифратора ФА (рис.2.3) в i-ю линию подается высокий потенциал и открытые триоды ЗЭ этой линии переходят на питание от эмиттеров 2, когда коммутатор КРА доходит до j-ой линии сигнал со второго эмиттера триода Т2 элемента (i,j) подается на регистр считывания.

в) Режим записи: Ui>Uоп; Uj>Uоп. При таких напряжениях на эмиттерах запоминающего элемента триод Т2 принудительно закрывается, т.е. в ЗЭ будет записан 0; для записи единицы необходимо подать Uj<Uоп в этом случае триод Т2 будет принудительно открыт.

Такой элемент обеспечивает время выборки 30 -40 нс и потребления 0.5 - 1.5 мВт/бит.

• Динамические запоминающие элементы

Пример динамического ЗЭ для ОЗУ 2D приведен на рис.2.5. Динамические ЗЭ хранят информацию в виде заряда на паразитной емкости Сп между затвором и подложкой триода Т3, отсюда положительное свойство динамического запоминающего устройства - малое энергопотребление. Если этот конденсатор заряжен, то записана 1, в противном случае 0. В режиме хранения энергия от источника питания не потребляется, однако вследствие разряда емкости током утечки необходимо регенерировать информацию, что и производится контроллером памяти каждую пару миллисекунд (операция рефлеш).

Допустим, что заряженная емкость соответствует записи единицы, при этом триод Т3 будет находиться в открытом состоянии. При считывании предварительно через триод Т4 заряжается паразитная емкость j-ой линии Cj. На i-ую линию с формирователя адреса ФА (рис.2.3) подается напряжение промежуточного уровня, достаточное для отпирания Т2, но недостаточное для отпирания Т1. В результате, если хранилась единица, то емкость Cj разряжается через открытые Т2 и Т3 и на линии j будет нулевой потенциал, что и фиксируется контроллером, как единица считываемой информации.

i

T1 T2

T3 Сj

Сп R

j + T₄

Рис.2.5. Динамический ЗЭ.

Если емкость Сп не заряжена (хранение 0), Т3 закрыт, то при считывании емкость Сj остается заряженной. В результате контроллер фиксирует ноль в считываемой информации.

При записи на линию i формирователь подает высокое напряжение, отпирающее Т1, что приводит к подключению Сп через Т1 к линии j и заряду емкости.

Современные запоминающие элементы динамической памяти могут реализовываться на одном транзисторе, поэтому обеспечивают высокую плотность упаковки информации.