- •Тема 1.1: Класифікація мікропроцесорів. Архітектура процесорів Intel 8086.
- •1.4. Структура вбудованого мікроконтролеру
- •1.5. Системна шина
- •Тема 2.2: Арифметичні операції над числами. Логічні операції над числами та строками. Умовні та безумовні переходи.
- •2.2.1 Додавання цілих чисел. Синтаксис команд
- •2.2.2 Віднімання цілих чисел. Синтаксис команд
- •2.2.3 Множення цілих чисел. Синтаксис команд.
- •2.2.4 Ділення цілих чисел. Синтаксис команд
- •2.2.5 Арифметичний зсув вліво і вправо. Синтаксис команд
- •2.2.6 Безумовний перехід та порівняння. Синтаксис команд.
- •2.3.3. Команди організації циклів. Синтаксис команд
- •3.1.2. Сегментні регістри. Состав шинного інтерфейсу.
- •3.1.3. Індексні регістри. Регістр флагів.
- •3.1.4. Функції алу. Призначення адресних входів алу
- •Тема 3.2: Система команд мікропроцесору i8080. Організація пам’яті та портів вводу/виводу.
- •Тема 5.1: Система команд i8086. Система переривів. Адресація пам’яті. Директиви передачі керування.
- •5.1.2. Команди перериву за переповненням. Синтаксис команд.
- •5.1.3. Повернення з переривів та підпрограм.
- •5.1.4. Сегментна організація пам’яті.
- •5.1.5. Фізична адреса байту в пам’яті.
- •5.1.6. Формування логічного адресу.
- •Тема 5.2: Сопроцесор і арифметичне розширення процесору. Синхронізація програми та керування таймером.
- •5.2.1. Функції та призначення сопроцесору.
- •5.2.4. Синхронізація сигналів таймеру.
- •Тема 5.3: Програмування вводу/виводу даних на зовнішні пристрої. Обмін даними в локальних мережах.
- •5.3.1. Функції інтерфейсу вводу/виводу.
- •5.3.2. Керування обміном даними. Програмний обмін.
- •5.3.3. Керування обміном даними. Обмін за переривом.
- •Тема 6.1: Архітектура мікроконтролеру i8086. Організація пам’яті і регістрів. Прямий доступ до пам’яті.
- •6.1.1. Організація пам’яті. Адресний простір.
- •6.1.2. Структура процесору i8086. Виконавчий модуль.
- •6.1.3. Структура процесору i8086. Шиний інтерфейс
- •6.1.4. Структура процесору i8086. Керування і таймінг.
- •6.1.5. Контролер динамічної пам'яті. Схема модуля.
- •Тема 6.2: Організація портів вводу/виводу. Інтерфейси зовнішніх пристроїв для взаємодії з технологічним обладнанням.
- •Тема 6.3: Тактовий генератор. Таймери. Лічильники. Внутрішня та зовнішня пам’ять. Шини адресу та даних.
- •6.3.1. Мікросхема тактового генератору.
- •6.3.2. Структурна схема програмованого таймеру.
- •6.3.3. Режими роботи програмованого таймеру.
- •6.3.4. Нарощування об’єму пам’яті.
- •Тема 6.4: Система переривів. Контролер переривів. Організація механізму переривів. Перериви таймеру.
- •6.4.1. Контролер переривів. Джерело переривів.
- •6.4.2. Запроси переривів. Типи векторів переривів.
- •6.4.3. Адреси функцій переривів. Приклад визову перериву.
- •Тема 7.1: Засоби організації обміну із зовнішніми приладами. Схема виводів. Програмовані виводи.
- •7.1.1. Схема виводів мікропроцесору i8086.
- •7.1.2. Адресація 8-бітного пристрою.
Тема 6.1: Архітектура мікроконтролеру i8086. Організація пам’яті і регістрів. Прямий доступ до пам’яті.
6.1.1. Організація пам’яті. Адресний простір.
Данный микроконтроллер имеет встроенную (резидентную) и внешнюю память программ и данных. Резидентная память программ (RPM) имеет объем 4 Кбайт, резидентная память данных (RDM) — 128 байт.
В зависимости от модификации микроконтроллера RPM выполняется в виде масочного ПЗУ, однократно программируемого либо репрограммируемого ПЗУ.
При необходимости пользователь может расширять память программ установкой внешнего ПЗУ. Доступ к внутреннему или внешнему ПЗУ определяется значением сигнала на выводе ЕА (External Access):ЕА = V'cc (напряжение питания) — доступ к внутреннему ПЗУ: ЕА = Vss (потенциал земли) — доступ к внешнему ПЗУ.
Внешняя память программ и данных может составлять по 64 Кбайт и адресоваться с помощью портов РО и Р2. На рис. 2 представлена карта памяти микроконтроллера Intel 8051.
Рис. 2 Организации памяти Intel 8051
Строб чтения внешнего ПЗУ — PSEN (Program Store Enable) генерируется при обращении к внешней памяти программ и является неактивным во время обращения к ПЗУ. расположенному на кристалле.
Область нижних адресов памяти программ (рис. 3) используется системой прерываний. Архитектура микросхемы INTEL 8051 обеспечивает поддержку пяти источников прерываний. Адреса, по которым передается управление по прерыванию, называются векторами прерывания.
Рис. 3 Карта нижней области программной памяти
Верхняя 128 байтная половина памяти ОЗУ (upper 128) в микросхеме 1-8051 отсутствует, но имеется в версиях кристаллов с 256 байтами ОЗУ. В этом случае область "Upper 128" доступна только при косвенной адресации. Область SFR (Special Function Register) доступна только при прямой адресации. Размещение регистров специальных функций в пространстве SFR показано на рис.6. Они включают в себя регистры портов, таймеры, средства управления периферией и так далее.
Адресное пространство ЗУ – это совокупность ячеек памяти, к которым можно обращаться с использованием абсолютного адреса.
Абсолютный адрес однозначно определяет номер ячейки памяти в пространстве адресов. Адресное пространство памяти МП можно считать прямоугольной областью, разбитой на множество строк, соответствующих адресам. При разрядности шины адреса равной n, адресное пространство составляет 2n адресов.
Адресное пространство должно быть распределено между ПЗУ и ОЗУ таким образом, чтобы исключить их взаимное перекрытие. В ряде случаев под ПЗУ выделяется адресное пространство в области меньших адресов.
При разрядности шины адреса микросхемы ПЗУ равной k, ПЗУ занимает адресное пространство размером 2k. В свою очередь ОЗУ с разрядностью шины адреса j занимает в адресном пространстве область размером 2j. Распределение адресного пространства будет выполнено без перекрытия, если начальный адрес ОЗУ будет больше конечного адреса ПЗУ (см. рис. 3.4.).
Соотношение между k и j, а следовательно и емкостью ПЗУ и ОЗУ, определяется назначением и функциями МПС. Так, в персональном компьютере ПЗУ используется для хранения базовой системы ввода-вывода BIOS и размер программы BIOS определяет емкость ПЗУ (около 4 Кбайт), а емкость ОЗУ составляет не менее 640 Кбайт. С другой стороны, в микроконтроллерах MCS-51 объем ПЗУ (памяти программ) составляет 4–32 Кбайт, а ОЗУ – 128–256 байт.
Рис. 3.4. Распределение адресного пространства ЗУ