Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

A_O_Melnik_Arkhitektura_komp_39_yuteriv

.pdf
Скачиваний:
265
Добавлен:
12.02.2016
Размер:
6.8 Mб
Скачать

321

Двх1

А1 Двх2 А2

Двхк Ак

II

Комутуюч|а мережа 1

 

МЧ1

МЧ2

МЧк

 

І

 

 

Комутуюча мережа 2

 

Двихі

Двих2

Двихк

Рис. 9.14. Регістровий файл на базі черги з програмованою затримкою

Тут модуль черги (МЧ) побудовано на основі двопортової адресної пам'яті. Один порт дозволяє читати дані з пам'яті, а інший - записувати дані в пам'ять. Зчитування даних виконується аналогічно до пам'яті FIFO, тобто через кожний тактовий імпульс читається комірка за адресою, більшою на одиницю від попередньої. Збільшення адреси забезпечується лічильником. Алгоритм просування даних в модулі представляє собою генерування сигналу зчитування для потрібної комірки пам'яті даного модуля. Таким чином кожна комірка є пронумерована і зберігає свій номер. Лічильник пам'яті генерує послідовні значення, що визначають номер комірки, яка повинна видавати дані назовні. Отже, як бачимо, система зчитування дуже проста - дані зчитуються тоді, коли прихо­ дить їх черга. А впорядкування здійснюється на етапі запису: до комірки якого номера запишуться дані, на такті з тим номером вони і видадуться назовні. Адреса запису фор ­ мується за допомогою лічильника та суматора шляхом додавання значення затримки (адреса А) та значення лічильника. Двхі - і-й вхідний порт даних, Двихі - і-й вихідний порт даних (і= 1,2,...,к).

9.3. Пам'ять з асоціативним доступом

9.3.1. Організація та типи пам'яті з асоціативним доступом

Пам'ять з асоціативним доступом (або асоціативна пам'ять) широко використову­ ється в сучасних комп'ютерах. У першу чергу за принципом пам'яті з асоціативним до­ ступом побудовано запам'ятовуючі пристрої кеш пам'яті більшості комп'ютерів. Крім того, за принципами пам'яті з асоціативним доступом побудовано буферну пам'ять в конвеєрних процесорах, зокрема це буфер попередньої вибірки команд, буфер впоряд­ кування і т. д. Асоціативна пам'ять ефективна також для побудови пристроїв для вико­ нання операцій числового пошуку (min, max, сортування і т. д.).

Пам'ять з асоціативним доступом передбачає зберігання разом із даними і їх ознаки, в ролі якої може бути і саме дане. Дані вибираються з такої пам'яті на основі збігу їх ознак із заданою. Тому цю пам'ять іще називають пам'яттю, що адресується за вмістом або за да­ ними. Ядро пам'яті з асоціативним доступом приведене на рис. 9.7. На рис. 9.15 приведена детальніша структура одного з варіантів побудови пам'яті з асоціативним доступом.

322

О з н а к а

 

, Сигнали

пошуку

 

керування

 

Запис

пам'яттю

 

 

 

ознаки

 

 

В с т а н о в л е н н я

 

 

Пристрій керування

 

 

 

 

 

 

 

 

 

 

 

 

 

регістріРі

 

В с т а н о в л е н н я

 

 

 

 

 

 

 

 

Рг маски

маски

 

 

 

 

 

Р е з у л ь т а т

 

 

 

 

 

 

 

 

 

порівняння

 

 

 

Регістри

 

 

 

 

 

 

 

Сигнали збігу

 

 

Запис-читання

 

 

 

 

 

 

 

 

 

 

 

 

Слово 0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Слово 1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

*

 

*

*

 

 

 

Регістр

 

Схема

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

порівняний

Ознака

 

 

 

 

 

 

збігів

 

 

Інформація

 

 

Слово і

 

на збіжність

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

*

 

*

*

 

 

 

 

 

 

 

 

 

 

 

•4

 

Слово М-1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Р е з у л ь т а т порівняння

Рис. 9.15. Структура пам'яті з асоціативним доступом

Ця пам'ять включає:

масив регістрів для зберігання N т - р о з р я д н и х слів, в кожному з яких частина розрядів зайнята ознаками, а іншу частину розрядів займає службова інформація;

регістр асоціативної ознаки, куди поміщається код шуканої інформації (ознака пошуку). Розрядність цього регістра зазвичай є меншою чи рівною довжині слова п;

схему порівняння на збіжність, яка використовується для проведення паралель­ ного або послідовного порівняння бітів ознак пошуку всіх слів, що зберігаються, з від­

повідними бітами асоціативної ознаки пошуку, і вироблення сигналів збігу;

регістр збігів, в якому кожному регістру масиву пам'яті відповідає один розряд,

в який заноситься одиниця, я к щ о всі розряди ознаки слова відповідного регістра спів­ пали з однойменними розрядами асоціативної ознаки пошуку;

регістр маски, який дозволяє заборонити порівняння певних бітів;

пристрій керування, який на основі зовнішніх сигналів керування здійснює за­ пис асоціативної ознаки пошуку до відповідного регістра, встановлює маску в регістрі маски, та на основі даних порівняння на збіжність з регістра збігів здійснює зчитування даних із регістрів асоціативної пам'яті, а також запис до них вхідних даних.

При зверненні до пам'яті з асоціативним доступом, спочатку сигналами з блоку ке­ рування розряди регістра маски, які не повинні враховуватися при пошуку інформа­

ції, встановлюються в нульові значення, і всі розряди регістра збігів встановлюються в одиничний стан. Після цього в регістр асоціативної ознаки заноситься код шуканої інформації (ознака пошуку) і починається її пошук, в процесі якого схема порівняння на збіжність одночасно порівнює перший біт ознак даних всіх регістрів пам'яті, з першим бітом асоціативної ознаки пошуку. Ті схеми, які зафіксували неспівпадіння, формують сигнал, що переводить відповідний біт регістра збігів у нульовий стан. Так само відбува­ ється процес пошуку і для решти незамаскованих бітів ознаки пошуку.

323

У результаті, одиниці зберігаються лише в тих розрядах регістра збігів, які відповіда­ ють регістрам, де знаходиться шукана інформація. Конфігурація одиниць в регістрі збі­ гів використовується в якості адрес, за якими проводиться зчитування даних із пам'яті.

Внаслідок того, що результати пошуку можуть мати кілька варіантів, вміст регістра збігів подається на пристрій керування, де формуються сигнали сповіщення про резуль­ тати порівняння, а саме про те, що шукана інформація не знайдена, міститься в одному чи кількох регістрах. Тому, при зчитуванні спочатку проводиться аналіз результатів по­ рівняння. Потім, при наявності інформації про те, що шукана інформація не знайдена, зчитування відміняється, при повідомленні, що шукана інформація міститься в одному регістрі, зчитується слово, на яке вказує одиниця в регістрі збігів, а при повідомленні, що шукана інформація міститься в кількох регістрах, скидається найстарша одиниця в регістрі збігів і витягується відповідне їй слово. Шляхом повторення цієї операції по­ слідовно зчитуються всі слова.

Запис у пам'ять з асоціативним доступом проводиться без вказівки конкретної адре­ си, в перший вільний регістр. Для пошуку вільного регістра виконується операція зчи­ тування, в якій не замасковані тільки службові розряди, що показують, як давно прово­ дилося звернення до кожного регістра, і вільним вважається або порожній регістр, або той, який найдовше не використовувався.

Головна перевага пам'яті з асоціативним доступом визначається тим, що час пошуку інформації залежить тільки від числа розрядів в ознаці пошуку і швидкості опиту роз­ рядів, і не залежить від числа регістрів пам'яті.

Разом з тим, ця пам'ять також має ряд недоліків, до основних з яких слід віднести наступні:

Необхідність двократного звернення до однієї комірки пам'яті при записі і при

зчитуванні числа в два рази сповільнює взаємодію пристроїв комп'ютера з пам'яттю з асоціативним доступом в порівнянні з варіантом пам'яті, в якій можливе лише одне звернення.

Ця пам'ять має досить складну організацію, яка вимагає забезпечення доступу до кожної комірки з входу та виходу пам'яті або з об'єднаного входу-виходу пам'яті, причому при зчитуванні необхідно проводити порівняння заданої ознаки з ознаками даних в регістрах пам'яті, а також забезпечити пошук даних, ознаки яких співпали із за­ даною. Це вимагає великих затрат на елементи доступу та сповільнює роботу пам'яті.

При створенні на основі пам'яті з асоціативним доступом багатоканальної (6агатопортової) пам'яті необхідно забезпечувати одночасний доступ із кожного каналу до кожної комірки пам'яті, з одночасним порівнянням всіх ознак у комірках із шуканими ознаками, а також забезпечити пошук даних, ознаки яких співпали із заданою, що є про­ блематичним завданням, особливо при великих об'ємах пам'яті.

Базуючись на концепції асоціативного пошуку можна побудувати цілу низку струк­ тур пам'яті з асоціативним доступом. Конкретна структура визначається тим, як поєд­ нані наступні чотири основні елементи її організації:

вид пошуку інформації;

спосіб зчитування інформації при множинних збігах;

спосіб запису інформації;

варіант порівняння ознак.

324

У кожному конкретному застосуванні пам'яті з асоціативним доступом завдання по­ шуку інформації може формулюватися по різному.

При простому пошуку, який був розглянутий вище, потрібен повний збіг всіх розрядів ознаки пошуку з однойменними розрядами ознак слів, що зберігаються в регістрах пам'яті.

При складному пошуку можуть ставитись наступні завдання:

Пошуку слів із максимальним або мінімальним значенням ознаки. При цьому бага­ тократна вибірка з пам'яті слова з максимальним або мінімальним значенням ознаки (з вик­ люченням його з подальшого пошуку), по суті, є впорядкованою вибіркою інформації.

Пошук слів, ознака яких порівняно з асоціативною ознакою пошуку є найближ­ чим більшим або меншим значенням. Ця операція також забезпечує проведення впо­ рядкованої вибірки інформації.

Знаходження слів, чисельне значення ознаки в яких є більшим або меншим за­ даної величини. Подібний підхід дозволяє вести пошук слів з ознаками, що лежать все­ редині або поза заданими межами.

Очевидно, що реалізація складних методів пошуку вимагає внесення відповідних змін у структуру пам'яті з асоціативним доступом.

Важливим питанням є організація зчитування з пам'яті з асоціативним доступом інформації, коли з асоціативною ознакою пошуку співпадають ознаки декількох слів. У цьому випадку застосовується один із двох підходів: використовується ланцюг черговос­ ті або проводиться опитування . Використання ланцюга черговості дозволяє проводити зчитування слів у порядку зростання номера регістра пам'яті незалежно від величини асоціативних ознак. При проведенні опитувань впорядковуються ті розряди, які були замасковані, і не брали участі в пошуку. В іншому варіанті для цих цілей виділяються спеціальні розряди регістрів.

Істотні відмінності в структурі пам'яті з асоціативним доступом можуть бути пов'я­ зані з вибраним принципом запису інформації. Раніше був описаний варіант із записом у незайнятий регістр з найменшим номером. На практиці застосовуються й інші спо­ соби, наприклад, за співпадінням ознак, за чергою та інші. Найскладнішим є запис із сортуванням інформації на вході пам'яті з асоціативним доступом за величиною озна­ ки слова. Тут місцеположення регістра, куди буде поміщене нове слово, залежить від співвідношення ознаки записуваного слова і ознак слів, що вже зберігаються в пам'яті з асоціативним доступом.

При побудові пам'яті з асоціативним доступом вибирають один з чотирьох варіан­ тів порівняння ознак, тобто організації перегляду вмісту пам'яті: паралельно за всіма словами, послідовно за всіма словами, паралельно за всіма розрядами, послідовно за всі­ ма розрядами. Ці варіанти можуть комбінуватися. Названі чотири варіанти порівнян­ ня ознак визначають принципи побудови схеми порівняння на збіжність. Відповідно до цих принципів, може бути запропоновано кілька типів організації пам'яті з асоціа­ тивним доступом. У пам'яті з повним паралельним асоціативним доступом одночасно порівнюються всі розряди ознак всіх слів пам'яті (так званий одночасний пошук по сло­ ву). Це найшвидша та найскладніша з точки зору затрат обладнання структура пам'яті з асоціативним доступом. Можливе порівняння не всіх розрядів ознак слів пам'яті, а по частинах, аж до порозрядного порівняння, коли одночасно порівнюються з бітом асоці­ ативної ознаки пошуку по одному біту ознаки кожного слова (так званий порозрядний

325

пошук). Це буде структура пам'яті з неповним паралельним асоціативним доступом та з послідовною обробкою розрядів ознак слів. Можливе також проведення порівняння одночасно ознак не всіх слів, а по групах. Тоді це буде структура пам'яті з послідовним асоціативним доступом із порозрядним та паралельним порівнянням.

Розглянемо названі чотири основні типи організації пам'яті з асоціативним досту­ пом детальніше.

9.3.2. Пам'ять з повним паралельним асоціативним доступом

Перший тип організації пам'яті з асоціативним доступом - пам'ять з повним пара­ лельним асоціативним доступом. Йрикладом конкретного технічного виконання пам'я­ ті такого типу може бути пам'ять комп'ютерної системи РЕРЕ фірми Bell Laboratories. На рис. 9.16 показана загальна структура пам'яті з повним паралельним асоціативним доступом. Пам'ять складається з деякої кількості N комірок, в яких зберігаються дані. Кожна комірка може зберігати слово з деякою кількістю п двійкових розрядів (ширина слова). На рис. 9.17 приведена будова комірки цієї пам'яті. Кожна така комірка може зберігати дані та порівнювати їх з ознакою пошуку паралельно з іншими комірками. Тут і далі розглядається випадок, коли з ознакою пошуку порівнюються всі розряди слова, хоча зрозуміло, що може бути взята і його частина. Дані та сигнали керування надходять від пристрою керування до кожної комірки пам'яті паралельно.

 

Ознака

 

Сигнали керування

 

 

 

 

пам'яттю

 

 

Запис ознаки

 

 

Сигнали керування

 

 

 

 

 

 

Пристрій керування

введенням-виведенням

 

 

 

 

Встановлення

Запис-читання

Встановлення m

i Результат

 

0

 

тригерів

порівняння

Шукана

 

 

 

ознака та дані

Комірка 2

Пристрій

збору

даних

V

Комірка N

T N

 

 

Дані

Рис. 9.16. Структура пам'яті з повним паралельним асоціативним доступом

Кожна комірка пов'язана з пристроєм керування теговим розрядом Ті. Перед почат­ ком порівняння пристрій керування надсилає команду встановлення всіх тегових роз­ рядів в "1". Коли пристрій керування формує команду порівняння, то кожна комірка, в якій міститься слово, ознака якого не збігається з ознакою пошуку, формує сигнал, який викликає скид відповідного тегового розряду в "0". Після виконання даної команди вста­ новленими в "1" залишаться тільки ті розряди, які відповідають коміркам, де відбувся збіг з ознакою пошуку.

326

 

 

Комірка

 

 

 

 

 

 

 

Результат

Ознака або дане

Читання

Схема

порівняння

 

 

 

 

порівняння

 

 

 

 

 

 

А 4 А

 

 

 

 

Дане

Рис. 9.17. Будова комірки пам'яті з повним паралельним асоціативним доступом

9.3.3. Пам'ять з неповним паралельним асоціативним доступом

Другий тип організації пам'яті з асоціативним доступом - пам'ять з неповним па­ ралельним асоціативним доступом. В цій пам'яті проводиться послідовна обробка роз­ рядів слів. Тут логічні операції порівняння визначені тільки для одного або декількох розрядів ознак даних, а не для всіх розрядів одночасно, як це є в пам'яті з повним пара­ лельним асоціативним доступом. Наприклад, якщо порівняння визначені тільки для од­ ного розряду ознак даних, і потрібно здійснити пошук даних, ознаки яких займають роз­ ряди 0-20, то спочатку потрібно сформувати команду для одночасного порівняння лише одного 0-го біту в кожному записі, потім 1-го, і т. д. Пам'ять даного типу має подібну за­ гальну структуру до попередньої з тією відмінністю, що операції в пам'яті здійснюються у вигляді циклів операцій над окремими розрядами і тривалість операцій пропорційна довжині поля ознаки, яке аналізується. Комірка даної пам'яті зображена на рис. 9.18.

Комірка

Схема порівняння Результат

Ознака або дане

Читання

Дане

п Слово 1 0

Рис. 9.18. Комірка пам'яті з неповним паралельним асоціативним доступом з послідовною обробкою розрядів слів

Прикладом пам'яті з неповним паралельним асоціативним доступом, в якій здійсню­ ється послідовна обробка розрядів, може бути пам'ять системи З Т А І І А Ґ ^ .

9.3.4. Пам'ять з послідовним асоціативним доступом

Третій тип організації пам'яті з асоціативним доступом - пам'ять з послідовним асоціативним доступом. Тут логічні операції порівняння виконуються лише над одним словом. Доступ до даних при цьому здійснюється послідовним застосуванням логічних операцій до окремих слів, які зберігаються в пам'яті. Загальна структура такої пам'яті зображена на рис. 9.19. Оскільки при послідовній обробці слів такі властивості асоціа­ тивної пам'яті як одночасність операцій та майже не залежна від числа регістрів пам'яті тривалість пошуку відсутні, така пам'ять не в повній мірі відповідає поняттю пам'ятті з асоціативним доступом.

327

 

 

 

 

Сигнали

 

 

 

 

 

керування

 

 

 

 

 

пам'яттю

 

 

 

Пристрій

 

 

 

 

керування

 

 

 

 

т

Сигнали

 

 

 

керування

 

 

Ознака або дані

Схема

 

 

 

 

 

 

 

 

 

 

порівняння

 

 

Сигнали

Слово 2

Слово 1

Слово 0

керування

 

 

 

 

 

 

 

 

 

Рис. 9.19. Загальна структура пам'яті з послідовним асоціативним доступом

9.3.5.Пам'ять з частково асоціативним доступом

Четвертий тип організації пам'яті з асоціативним доступом - пам'ять із частково асоціативним доступом. Всі слова цієї пам'яті формуються в п груп. Кожна група слів об­ робляється паралельно з усіма іншими групами елементів шляхом послідовного переходу від одного слова групи до іншого. Отже, потрібні засоби, які дозволяють послідовно ви­ бирати слова із груп для застосування до них заданих логічних операцій. Оскільки слова в

групах вибираються послідовно, то можна обмежитись використанням пристроїв пам'яті

з послідовним доступом взамін

більш дорогих пристроїв пам'яті з асоціативним досту­

пом. Загальна структура пам'яті

з частково асоціативним доступом подана на рис. 9.20.

Ознака

, Сигнали керування

 

 

 

пам'яттю

 

 

Запис ознаки

 

 

Сигнали керування

 

 

 

Пристрій керування

 

введенням-виведенням

 

 

Встановлення

Запис-читання

Встановлення

А

маски

 

тригерів

Результат

Блок 0

 

 

порівняння

 

 

 

 

 

Т О

 

Сіиво2

Спож 1 Сл.

 

 

Блок 1

Т1

 

Блок 2

 

а -

Блок п

Т п

Рис. 9.20. Загальна структура пам'яті з частково асоціативним доступом

328

9.4. Основна пам'ять

9.4.1. Структура основної пам'яті

До комірок основної пам'яті (ОП) центральний процесор може звертатися безпосеред­ ньо, як і до регістрів регістрового файла. Інформація, що зберігається у зовнішній пам'яті, стає доступною процесору тільки після того, як буде переписана в основну пам'ять. Осно­ вну пам'ять будують як пам'ять з довільним доступом. Така пам'ять представляє собою масив комірок, а "довільний доступ" означає, що звернення до будь-якої комірки займає один і той же час і може проводитися у довільній послідовності. Кожна комірка містить фіксоване число запам'ятовуючих елементів і має унікальну адресу. Це дозволяє розрізня­ ти комірки при зверненні до них для виконання операцій запису і зчитування (рис. 9.21).

Ш и н а а д р е с и

0

РгА

а-1

П З П

озп

Основна пам'ять

Ко н т р о л е р

ос н о в н о ї

п а н ' я т і

 

 

Д о з в і л

Ч и т а н н я /

 

 

р о б о т и

з а п и с

Д и н а

д а н и х

X

 

Рис.

9.21.

Структура основної пам'яті

Раніше ОП комп'ютерів будувалась на феромагнітних кільцях. В сучасних комп'юте­ рах основна пам'ять будується на напівпровідникових мікросхемах.

У напівпровідникових мікросхемах застосовуються елементи пам'яті на основі: біпо­ лярних транзисторів; які мають структуру "метал-окисел-напівпровідник" (МОП); "ме- тал-нітрид-окисел-напівпровідник" ( М Н О П ) ; а також на основі пристроїв із зарядовим зв'язком (ПЗС); транзисторів М О П з ізольованим затвором і ін.

Основна пам'ять може включати два типи пристроїв: оперативні запам'ятовуючі пристрої (ОЗП) і постійні запам'ятовуючі пристрої (ПЗП).

Основну частину основної пам'яті утворює ОЗП, який називають оперативним, тому що він допускає як запис, так і зчитування інформації, причому обидві операції викону­ ються подібним чином та практично за той же час. У англомовній літературі ОЗП відпові­ дає абревіатура R A M - Random Access Memory, тобто "пам'ять з довільним доступом", що не зовсім коректно, оскільки пам'яттю з довільним доступом є також ПЗП і регістровий файл процесора. Для більшості типів напівпровідникових ОЗП характерна енергозалежність - навіть при короткочасному перериванні живлення інформація, що зберігається в цій пам'яті, втрачається. Тому мікросхема О З П повинна бути постійно підключеною до джерела живлення, а ця пам'ять може використовуватися тільки як тимчасова пам'ять.

Другу групу напівпровідникових пристроїв основної пам'яті утворюють мікросхеми П З П ( R O M — Read-Only Memory). П З П забезпечує зчитування інформації, але не до­ пускає її зміни (у ряді випадків інформація в П З П може бути змінена, але цей процес суттєво відрізняється від зчитування і вимагає значно більшого часу).

329

9.4.2. Нарощування розрядності основної пам'яті

Розглянемо як здійснюється нарощування розрядності основної пам'яті при її побу­ дові на основі мікросхем. Коли розрядність комірок у мікросхемі є меншою від розряд­ ності слів комп'ютера, виникає необхідність об'єднання декількох мікросхем пам'яті.

Нарощування розрядності основної пам'яті реалізується шляхом об'єднання адрес­ них входів окремих мікросхем пам'яті. Якщо об'єднати інформаційні входи і виходи п мікросхем (МС 0 , МС^..., МС ), кожна з яких має 2т однорозрядних комірок, з входами і виходами пам'яті відповідно до рис. 9.22, то отримається пам'ять збільшеної розряднос­ ті. Одержану сукупність мікросхем називають модулем пам'яті. Модулем можна вважа­ ти і одну мікросхему, якщо вона вже має потрібну розрядність.

 

L.

J

MCn-t

MC I

MCo

il Ji

I—Ï

T~~~E

Ао

Am

CS

W É

Рис. 9.22. Структура модуля пам'яті з п мікросхем

Тут позначення сигналів CS та WE означає відповідно вибірку кристала (Cristal Sele­ ct) та дозвіл запису (Write Enable).

9.4.3.Нарощування ємності основної пам'яті

Ємність основної пам'яті сучасних комп'ютерів є настільки великою, що її не можна реалізувати на базі однієї мікросхеми. Для отримання необхідної ємності потрібно пев­ ним чином об'єднати декілька модулів пам'яті меншої ємності. У загальному випадку основна пам'ять комп'ютера практично завжди має блокову структуру, тобто містить декілька модулів.

При використанні блокової структури пам'яті, що складається з S модулів, адреса комірки перетвориться в пару (р, г), де р - номер модуля, г - адреса комірки всередині модуля. Відомі три схеми розподілу розрядів адреси А між р та г.

В блоковій схемі розподілу розрядів адреси (рис. 9.23) номер модуля р визначають старші k розрядів адреси, які поступають на входи вибору модуля CS (Chip Select).

 

Номер модуля

 

Адреса в модулі

 

 

 

Адреса

 

 

 

 

основної нам яті

 

 

 

 

 

 

 

РгД

 

 

 

РгД

І

Р

-» CS

Модуль 0

-» CS

Модуль 1

Qg

Модуль S-1

 

Рис. 9.23. Блокова структура пам'яті з блоковою схемою розподілу розрядів адреси

330

Адресний простір пам'яті розбитий на групи послідовних адрес, і кожна така група забезпечується окремим модулем пам'яті. Для звернення до основної пам'яті використо­ вується п-розрядна адреса (п = т + к), т молодших розрядів якої (А - А0 ) поступають паралельно до регістра адреси РгА всіх модулів пам'яті (МП) і вибирають в кожному з них одну комірку. Старші к розрядів адреси (Ап_1 - А т ) МІСТЯТЬ номер модуля. У функ­ ціональному відношенні така пам'ять може розглядатися як єдина, ємність якої рівна сумарній ємності складових, а швидкодія - швидкодії окремого модуля.

В циклічній схемі розподілу розрядів адреси (рис. 9.24) номер р (р = 0,1,..., Б-І) моду­ ля визначають к молодших розрядів адреси.

 

 

 

 

Адреса в модулі

 

 

 

 

Номер модуля

 

 

Адреса

 

 

 

 

 

 

 

 

 

основної пам'яті

 

 

 

 

 

 

 

 

 

 

 

ЕЙ

 

І

!

І

РгА

 

 

РгД

І

Р

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Модуль 0

 

Модуль 1

 

 

£ д

Модуль Б-1

Рис. 9.24. Блокова структура пам'яті з циклічною схемою розподілу розрядів адреси

Адресний простір цієї пам'яті, як і адресний простір пам'яті з блоковою схемою роз­ поділу розрядів адреси, розбитий на групи послідовних адрес, і кожна така група за­ безпечується окремим модулем пам'яті. Для звернення до основної пам'яті використо­ вується п-розрядна адреса (п = т + к), т старших розрядів якої ( А п ! - Ак ) поступають паралельно до регістра адреси РгА всіх модулів пам'яті (МП) і вибирають в кожному з них одну комірку. Молодші к розрядів адреси (А^ - А0 ) містять номер модуля. У функ­ ціональному відношенні така пам'ять може розглядатися як єдина, ємність якої рівна сумарній ємності складових, а швидкодія - швидкодії окремого модуля.

Блоково-циклічна схема розподілу розрядів адреси є комбінацією двох попередніх схем.

9.4.4. Розшарування пам'яті

Крім придатності до нарощування ємності, блокова побудова пам'яті має іще одну перевагу - дозволяє скоротити час доступу до інформації. Це можливо завдяки потен­ ційному паралелізму, властивому блоковій організації, який дозволяє досягти меншо­ го часу доступу до інформації за рахунок паралельної роботи багатьох модулів пам'яті. Одну з використовуваних для цього методик називають розшаруванням пам'яті. У її основі лежить так зване чергування адрес, що полягає в зміні системи розподілу адрес між модулями пам'яті.

П р и й о м чергування адрес базується на такій властивості програм, як локальність за зверненням, згідно з якою послідовний доступ до пам'яті зазвичай проводиться до комі­ рок, що мають суміжні адреси. Іншими словами, якщо в даний момент виконується звер­ нення до комірки з адресою 7, то наступне звернення, найімовірніше, буде здійснюватись до комірки з адресою 8, пізніше 9 і т. д. Структура пристрою пам'яті, в якому використано чергування адрес з метою прискорення доступу до даних, наведена на рис. 9.25.

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]