Раздел 3. Лист 30/89

1.Память ЭВМ, ее характеристики. Структура памяти. Постоянные запоминающие устройства (программируемые маской, перепрограммируемые EPROM, EEPROM). Оперативные запоминающие устройства статического и динамического типов. Стек. Виртуальная память. Память ЭВМ – совокупность всех ЗУ, входящих в состав ЭВМ.

Для функционирования сис­тем обработки информации необходимы ЗУ, которые обеспечивают хранение программ, исход­ных данных, результатов обработки, обмен цифровой информацией между отдельными частями системы.

Хар-ки:

Информационная емкость – максимально возможный объем хранимой информации. Выражается в битах / байтах. Бит хранится запоминающим элементом (ЗЭ), а слово - запоминающей ячейкой – группой ЗЭ, к которым воз­можно лишь одновременное обращение.

Организация ЗУ определяет, сколько слов и какой разрядности хранит ЗУ. ЗУ одинаковой емкости м им разную организацию. 64 8-разрядных и 128 4-разрядных слова – ем­кость 512 бит.

Быстродействие (производительность) ЗУ оценивают временем считывания, записи и длительностью циклов чтения/записи.

Время считывания – интервал между моментами появления сиг­нала чтения и слова на выходе ЗУ.

Время записи – интервал после появления сигнала записи, достаточный для установления запо­минающей ячейки в состояние, задаваемое входным словом.

Ми­нимально допустимый интервал между последовательными чте­ниями или записями образует соответствующий цикл.

Энергонезависимость – сохр данных после отключ питания.

Очередность поступления сигналов. А, CS, R/WR, по заднему фронту R/WR считывание / запись данных.

Классификация полупроводниковых ЗУ по способу доступа к данным

Адресные ЗУ

Чтобы обратиться к ячейке, необходимо указать адрес этой ячейки.

RAM (Random Access Memory) – хранятся коды программы, либо данные программы, которые могут быть изменены в любой момент времени. Применение – временное хранение цифровой информации, всевозможных массивов кодов, таблиц данных, одиночных чисел и т.д.

Энергозависима.

Статические ЗУ	Динамические ЗУ
кэш-памяти	ОЗУ
быстродействие выше	быстродействие ниже
плотность ниже	плотность выше
информационная емкость меньше	информационная емкость больше
цена выше	цена ниже
статический триггер (6 биполярных Т)	Т и С, бит – наличие (или отсутствие) заряда на С
хранит информацию, пока есть питание, «+» низкая потребляемая Р, через ячейки ток идет только в момент обращения к ним	нуждается в частом обновлении содержимого (этим занимается контроллер памяти) иначе С разряжается, и информация в памяти теряется
4Т – ЗЭ, а 2Т – для выборки ЗЭ и чт/зп; Т1, Т2 и Т3, Т4 работают противофазно: 1 открыт, 2 - закрыт. Если Т1 открыт, то высокий потенциал от + Ucc через Т1 пода­ется на затворы Т3 и Т4. При этом Т3 запирается, а Т4 - открывается. Низкий потенциал корпуса че­рез открытый Т4 подается на затворы Т1 и Т2 и поддерживает открытое состояние Т1 и закрытое Т2. Если открыт Т1, то ЗЭ хранит лог. 1, если открыт Т3 - лог. О. Т5 и Т6 действуют как переключатели, затворами подключены к линии выборки, от­крываются при подаче в нее высокого потенциала. При открытии Т5 и Т6 потенциалы с 4Т поступают на разрядные шины ШРl и ШРО.	для записи/считывания информации в эту ячейку включается транзистор Т и на ЛЗС подается соответствующее U. В результате на С образуется определенный q; после выключения Т конденсатор начинает разряжаться (из-за его собственного сопротивления утечки и после выключения Т продолжает слабо проводить ток); соединенный с ЛЗС усилитель считывания определяет, превышает ли q пороговое значение – да, то он подает на линию бита U, соответствующее 1, нет, то он снижает напряжение до 0, обеспечивая тем самым отсутствие заряда на C.

Статические:

Асинхронные – сигналы управ­ления могут задаваться как импульсами, так и уровнями. CS может оставаться неиз­менным на протяжении многих циклов обраще­ния к памяти.

Тактируе­мые (синхронные) – в каждом цикле обращения должен формироваться фронт CS.

Конвейерные – такт передачи данных реализован по конвейерному принципу. Конвейер работает с тактовой часто­той процессора.

ROM (Read Only Меmоrу) – со­держимое не изменяется. Процессор может лишь прочитать данные или оче­редные команды программы. Информация в микросхему ЗУ заносится в процессе ее производства,или пользователем в спец режиме программирования. ROM(M) программируется при изго­товлении с помощью масок.

В качестве ЗЭ могут вы­ступать диоды, биполярные транзисторы, МОП-транзисторы.

Строки – линии выборки слов, столбцы – ­линии считывания. В строку подается напряжение. Диод есть – 1, диода нет – 0. (вертикальная линия через R связана с корпусом).

Линии выборки – выходы дешифратора адреса.

При производстве все технологические операции, кроме напыления подзатворногo окисла, будут одинаковы­ми, требуются только различные шаблоны – маски, че­рез которые осуществляется процесс напыления – удешевление производства.

«+» Компактно­сть ЗУ, высокий уров­ень интеграции.

Область применения – хранение кодов букв русского и латинского алфавитов, таблиц типовых функций (сину­са, квадратичной функции).

РROM – для записи информации в ЗЭ подаются специальные электрические сигналы. В ЗУ типа PROM данные могут быть занесены один раз путем прожигания плавких перемы­чек или, наоборот, за счет создания перемычек путем электриче­ского пробоя.

Программируют

1. устранением или созданием спец перемычек (нихромовых или поликремниевых).

2. устранением плавких перемычек, путем расплавления импульсами тока достаточно большой амплитуды и длительности. В исх-м состоянии ЗЭ хранит 1.

3. устранением перемычек в виде пары встречно включенных диодов, пробиваемых при программировании. В исходном состоянии ЗЭ хранят лог. 0. При програм-и на ЗЭ подается напряжение, пробивающее встречный диод или диэлектрическую перемычку.

EPROM стира­ние выполняется путем засвечивания кристалла через прозрачное окно мощным ультрафиолетовым излучением  0,4мкм.

ЗЭ – ЛИЗМОП (Лавинная Инжекция За­ряда)

В область затвора можно вводить заряд. Область введения – окруженная со всех сто­рон диэлектриком проводящая область – плавающий затвор. При подаче на управ­ляющий затвор, исток и сток импульса положительного напряжения в обратно смещенных p-n-переходах возникает лавинный электрический пробой. Часть электронов, имеющих энергию, достаточную для преодоления диэлектрической области, проникает в плавающий затвор. Снятие высокого программирующего напряжения восстанавливает обычное состояние областей тран­зистора и запирает электроны в плавающем затворе. При отсутствии на плавающем затворе заря­да транзистор работает в обычном ключевом режиме. В исходном состоянии ЗЭ хранят 1, при программировании в них записываются О.

Воздействие лучей приводит к постепенному изменению свойств полупроводниковых материалов, поэтому число циклов перепрограммирования ограничено до 10...100. Программи­рование с помощью программаторов.

EEPROM – стирание осуществляется подачей спец электрических импульсов.

Длительность электрич стирания меньше, поэтому циклов перепрограммирования м.б. больше – 10⁴ ... 10⁶.

ЗЭ – МНОП-транзисторы.

МНОП-транзисторы. На поверхности кристалла расположен тонкий слой SiO₂, далее более толстый слой нитрида кремния Si₃N₄ и затем затвор.

При создании электрического поля достаточно высокой напряженности носители заряда м. проходить через тонкую пленку оксида толщиной не более 5 нм и скапливаться на границе раздела слоев. После снятия электрического поля заряд остается захваченным приграничным слоем нитрида кремния и уже не рассасывается. Этот заряд и явл. носителем инф-ции. В зависимости от направленности электрического поля м. создавать заряд любого знака. Рабочие напряжения на затворе транзистора не в состоянии его открыть. Чтобы стереть запис-ю инф-ю, подается напряжение, создающее электр. поле противоположной направл-ти, и носители заряда ч/з слой SiO₂ возвращаются в п/п.

FLASH. Подобна EEPROM, но их отличие - в скорости стирания инфор­мации. Информация может быть стерта подачей одного сигнала, т.е. мгновенно (flash - вспышка), либо вся, либо по блочно – размеры от 256 байт до 128 кбайт.

«–» При замене одного слова необходимо перезаписывать всю инф-цию.

Флэш-память с адресным доступом. Хранение редко изменяемых данных. Запись и стирание осу­ществляет процессор выч устр-ва в обычном рабочем режиме. Для этого Флэш-память имеет дополнительное управление словами-командами, записывае­мыми процессором в специальный регистр микросхемы. При подаче специального напряжения программирования схема обеспечивает запись и стирание информации. Перед программировани­ем процессор считывает из микросхемы код - идентификатор, содержащий код фирмы-изготовителя и микросхемы для согласования алгоритмов стирания и записи, автоматически. Стираются все байты памя­ти или выбранного блока, после чего все они проверяются, выполняется повторное стирание и проверка.

Программирование памяти ведется байт за байтом, записанная информация проверяется. Процессор счи­тывает из ЗУ записанный байт и сравнивает его с исходным.

Один из блоков предназначен для хранения ПО BIOS и аппаратно защищен от случайного стирания. В ЗУ есть также блоки парамет­ров и главные блоки, не защищенные от случайного стирания. Главные блоки хранят основные управляющие программы, а бло­ки параметров - относительно часто меняемые параметры систе­мы.

Файловая Флэш-память применяется для замены твердых дис­ков. Сокращает потребляемую мощность, повышает надежность ЗУ, уменьшает их размеры и вес, повышает быстродействие при чтении данных. Программа может читаться процессором непосредственно из файловой Флэш-памяти, туда же записываются и результаты. На основе файловой Флэш-памяти создаются компактные съемные внешние ЗУ.

ЗУ с последовательным доступом. Используются, где данные могут быть выстроены в очередь. FIFO, LIFO.

В FIFO запись в пустой буфер сразу же доступна для чт, т.е. поступает в конец цепочки.

В файловых ЗУ данные поступают в начало цепочки и появляются на выходе после неко­торого числа обращений, равного числу элементов в цепочке. За­писываемые данные объединяются в блоки, обрамляемые специальными символами конца и начала (файлы). Прием данных из файлового ЗУ начинается после обнаружения приемником сим­вола начала блока.

В циклических ЗУ слова доступны одно за другим с постоян­ным периодом, определяемым емкостью памяти – видеопамять – хранение данных о цвете и яркости каждой точки.

Считывание в обратном порядке свойственно стековым ЗУ, для которых реализуется принцип LIFO. Для обращения к содержимому стека используется регистр SP – указатель стека (Stack Pointer). Этот регистр содержит адрес вершины стека. Существует два варианта организации:

1) стек состоит из группы ячеек обособленных от основной памяти; «–» ограниченное количество ячеек;

2) под стек выделяется часть области памяти данных, задается программистом; «–» при нарушении заданных границ происходит обращения к ячейкам, содержащим другие данные.

При инициализации в SP записывается адрес младшей ячейки стека -1, если стек растет вверх. Старший адрес +1, если стек растёт вниз.

При записи данных: изменение содержимого указателя стека на 1, а затем запись в ячейку на которую указывает указатель стека. При считывании наоборот сначала данные извлекаются, затем происходит изменение содержимого указателя стека.

Основное предназначение стека сохранение адреса возврата при вызове подпрограммы. Размер стека ограничивается лишь наличием данных в ОЗУ, поэтому необходимо следить за тем, чтобы стек не попал в область данных. В счетчике команды, которая должна будет выполниться.

ЗУ с ассоциативным доступом. Поиск информации осуществ­ляется по признаку – «ассоциации». КЭШ-память. Хранимые в памяти слова одновременно проверяются на соответствие призна­ку, например, на совпадение определенных полей слов - тегов с признаком, задаваемым входным словом (теговым адресом). На выход выдаются слова, удовлетворяющие признаку.

Виртуальная память это временное хранилище, используемое компьютером для выполнения программ, превышающих размер доступной оперативной памяти. Например, программы могут использовать до 4 Гбайт виртуальной памяти на жестком диске, в то время как оперативная память компьютера составляет всего 32 Мбайт. Данные программы, для которых нет свободного места в оперативной памяти, сохраняются в файлах подкачки.

Полупостоянная память используется для хранения информа­ции о конфигурации компьютера. Сохранность данных CMOS-памяти при отключе­нии питания компьютера обеспечивается маломощной внутренней батарейкой или аккумулятором.

Буферная память различных адаптеров и контроллеров – разделяется между процессором (точнее, абонентами системной шины) и контроллерами устройств. FIFO-буферы СОМ-портов, и несколькомегабайтные кэш-буфе­ры высокопроизводительных устройств хранения, видеопамять.

Структура адресный ЗУ

2D

Матрица ЗЭ – обеспечивает хранение данных, размерность М = k^xm, где М – инфор­мационная емкость памяти в битах; k – число хранимых слов; m – их разрядность.

Схема выборки – обеспечивает запись или считывание информации в выбран­ной ячейке памяти. Состоит из дешифратора адресно­го кода DС и усилителей записи/считывания.

Строка – ячейка памяти, хра­нит 1 слово данных, номера строк – адреса яче­ек. Адрес поступает на все микросхемы, но воспринимается только той, на которую пришел CS.

Дешифратор активизирует одну линию, разрешая доступ ко всем элементам выбранной строки.

Столбцы – разряды ячеек, внутренние линии данных.

Чтение – состояния ЗЭ строки транслируются по линиям данных, усиливаются и выдаются на внешнюю ШД.

Запись – усилители устанавливают на линиях уровни напряжения в соответствии с записываемыми данными, и ЗЭ переходят в соот­ветствующие состояния «нуля» или «единицы».

Использ только в ЗУ малой ин­формационной емкости. С ростом емкости возрастает сложность дешифратора.

2DM

Для ЗУ большей информационной емкости. Выход дешифратора DC_x выбирает целую строку матрицы ЗЭ. Длина строки превышает разрядность хранимых слов. Число строк и выходов дешифратора меньше количества хранимых слов. Для выбора строки служат разряды А_n-1…A_k, разряды адреса А_k-1…A₀ используются для выбора необходимого слова в строке. Это выполняется с помощью мультиплексоров, на адресные входы которых подаются коды А_k-1…A₀. Длина строки m2^k, где m – разрядность хра­нимых слов. Каждый отрезок строки длиной 2^k хранит все одно­именные (нулевые, первые...m-е) разряды всех 2^k слов строки. Из каждого такого отрезка MUX выбирает один бит. Количество MUX соответствует количеству разря­дов в слове. По разрешению сигнала CS, посту­пающего на входы ОЕ управляемых буферов с тремя состояниями, выходное слово передается на внешнюю шину

Структура 2DM используется для ROM, RАМ – вместо мультиплексоров используются управляемые буферы данных, вы­полняющие не только функции мультиплексирования и выдачи данных в шину D0, но и функции приема данных по шине DI и формирования сигналов записи для соответствующих ЗЭ.

3D

Код адреса i-той ячейки памяти разделяется на старшую и младшую части (i' и i"), каждая из которых поступает на свой DC. Выбирается ЗЭ, находящийся на пересечении двух адресных линий. DC управляются сигналами "Чтение" и "Запись" и в зависимости от них выдают сигналы выборки для считывания или записи. При считывании сигнал о состоянии выбранного ЗЭ-та поступает по j-й линии считывания в усилитель (УсСч). При записи в ЗЭ-т будут занесены 0 и 1 в зав-ти от сигнала записи в j-й разряд, поступающего по j-й линии от УсЗап (усилитель записи) (третья координата ЗЭ при записи).

Запоминающие устройства типа 3D более экономичны, чем ЗУ 2D. Структура типа 3D позволяет строить ЗУ большего объема, чем структура 2D.

2.Буфер FIFO. Кэш память. FLASH. FLASH с несимметричной блочной структурой. Параметры. Устройство, хранение и считывание о и хранение информациильной обратной связью на логических элементах. FIFO. Буфер FIFO. Представляет собой ЗУ для хранения очередей данных (списков) с порядком выборки слов, таким же, что и порядок их поступления. Интервалы между словами могут быть различными, так как моменты записи и чтения из буфера задаются внешними сигналами управления независимо друг от друга.

Разный темп приёма и выдачи слов необходим, например, если приёмник способен принимать данные, поступающие с некоторой частотой, а источник выдает слова в более высоком темпе, и возможно нерегулярно. Такие данные поступают в буфер FIFO, а из него считываются с необходимой приёмнику частотой. Новое слово ставится в конец очереди, считывание осуществляется с начала очереди.

В схеме перед началом работы оба счётчика адресов CTR1 и CTR2 сбрасываются. При записи адреса увеличиваются на единицу при каждом обращении, то есть возрастают начиная с нулевого. То же происходит при чтении слов, так что адрес чтения гонится за адресом записи.

Если адреса сравниваются при чтении – буфер пуст, если при записи - буфер полон (адресами занята вся емкость счетчика). Возникновение этих ситуаций отмечается соответствующими сигналами. Очередь удлиняется или укорачивается в зависимости от разности чисел записанных и считанных слов. Переход через ноль осложнений не вызывает.

FIFO-буферы СОМ-портов, и несколькомегабайтные кэш-буфе­ры высокопроизводительных устройств хранения, видеопамять.

Кэш память.

Для обеспечения быстрого доступа к оперативной памяти, сокращения времени простаивания процессора и увеличения быстродействия используется кэш-память или «сверхоперативная память» небольшого объёма. Кэш память располагается «между» микропроцессором и оперативной памятью. Кэш память реализуется на триггерных элементах памяти.

В памяти этого типа поиск нужной информации производится не по адресу, а по ее содержанию (по ассоциативному признаку). При этом поиск по ассоциативному признаку (или последовательно по отдельным его разрядам) происходит параллельно во времени для всех ячеек запоминающего массива. Во многих случаях ассоциативный поиск позволяет существенно упростить и ускорить обработку данных. Это достигается за счет того, что в памяти этого типа операция считывания информации совмещена с выполнением ряда логических операций.

При чтении данных сначала выполняется обращение к кэш-памяти, если в кэше имеется копия данных адресованной ячейки основной памяти, то им вырабатывается сигнал Hit (попадание) и выдает данные на общую шину данных. Если данных в кэше нет, то они считываются из основной памяти и одновременно помещаются в кэш.

3 уровня КЭШ-памяти. Процессор обращается сначала к 1 уровню, потом ко 2, 3, затем к ОЗУ.

L1-cache – самая быстрая, расположена на одном кристалле с проц-ром, состоит из кэша команд и кэша данных, работает на частоте процессора, объём обычно невелик — не более 128 КБ.

L2-cache – менее быстрый, расположен либо на кристалле, либо в близи от ядра, объём от 128 КБ до 1−8 МБ.

L3-cache  – наименее быстродействующий, но всё равно быстрее ОЗУ, расположен отдельно от ядра, объем — более 32 МБ.

Структура кэшированной памяти.

Объем кэш памяти намного меньше, емкости основной памяти и любая единица информации, помещаемая в кэш, должна сопровождаться дополнительными данными (тэгом), определяющими копией какой ячейки информации основной памяти является эта единица информации.

Во избежание значительного увеличения стоимости устанавливается только небольшой объем высокоскоростной памяти SRAM, которая используется в качестве кэш-памяти. Кэш-память работает на тактовых частотах, близких или даже равных тактовым частотам процессора, причем обычно именно эта память непосредственно используется процессором при чтении и записи.

Чтобы минимизировать время ожидания при считывании процессором данных из медленной оперативной памяти, в современных персональных компьютерах обычно предусмотрены два типа кэш-памяти: кэш-память первого уровня (L1) и кэш-память второго уровня (L2). Кэш- память первого уровня также называется встроенным, или внутренним кэшем; он непосредственно встроен в процессор и фактически является частью микросхемы процессора. Во всех процессорах 486 и выше кэш-память первого уровня интегрирована в микросхему процессора. Кэш память второго уровня изначально устанавливалась рядом с процессором на системной плате, но в поколениях процессоров от Pentium 2/Athlon данная кэш память второго уровня стала непосредственно размещаться на кристалле процессора.

В зависимости от способа определения взаимного соответствия строки кэша и области основной памяти различают три архитектуры кэш-памяти: кэш пря­мого отображения (direct-mapped cache), полностью ассоциативный кэш (fully associative cache) и их комбинация — частично - или наборно-ассоциативный кэш (set-associative cache).

В кэш-памяти прямого отображения адрес памяти, по которому происходит обращение, однозначно определяет строку кэша, в которой может находиться требуемый блок. Поскольку объем основной памяти много больше объема кэша, на каждую строку кэша может претендовать множество блоков памяти с одина­ковой младшей частью адреса (смещением внутри страницы). Одна строка в оп­ределенный момент может, естественно, содержать копию только одного из этих блоков, и информация о том, какой именно блок занимает данную строку, хранится в памяти тегов. Память тегов должна иметь количество ячеек, равное ко­личеству строк кэша, а ее разрядность должна быть достаточной, чтобы вмес­тить старшие биты адреса кэшируемой памяти, не попавшие на шину адреса кэш-памяти. Кроме адресной части тега с каждой строкой кэша связаны биты при­знаков действительности и модифицированности данных. Независимо от объе­ма затребованных данных в кэш из основной памяти строка переписывается вся целиком. Если контроллер кэша реализует упреждающее считывание (read ahead), то в последующие свободные циклы шины также обновится и следующая строка (если она была чистой). Чтение «про запас» позволяет при необходимости осу­ществлять пакетный цикл чтения из кэша через границу строки.

Такой кэш имеет самую простую аппаратную реализацию и применяется во вторичном кэше большинства системных плат. Однако ему присущ серьезный недостаток: если в процессе выполнения программы процессору поочередно бу­дут требоваться блоки памяти, смещенные относительно друг друга на величи­ну, кратную размеру страницы, то кэш будет работать интенсивно, но вхолостую (cache trashing). Увеличение размера кэша при сохранении архитектуры прямо­го отображения даст не очень существенный эффект, поскольку разные задачи будут претендовать на одни и те же строки кэша. Объем кэшируемой памяти (M_CACHED) при архитектуре прямого отображения определяется объемом кэш-па­мяти (V_CACHE) и разрядностью памяти тегов (N): M_CACHED = V_CACHE x 2^N. Так, для кэша размером 256 Кбайт и 8-битной памятью тегов (типичный вариант для си­стемных плат с сокетами 5 и 7) объем кэшируемой памяти составит ^mcached ^{ш 256 кбайт} х 2⁸ - 64 Мбайт.

Наборно-ассоциативная архитектура кэша позволяет каждому блоку квити­руемой памяти претендовать на одну из нескольких строк кэша, объединенных в набор (set). Можно считать, что в этой архитектуре есть несколько параллельно и согласованно работающих каналов (банков) прямого отображения, где кон­троллеру кэша приходится принимать решение о том, в какую из строк набора помещать очередной блок данных. В простейшем случае каждый блок памяти может помещаться в одну из двух строк (Two Way Set-Associative Cache — двух-канальный наборно-ассоциативный кэш). Наборно-ассоциативная архитектура широко применяется для первичного кэша современных процессоров. Объем кэшируемой памяти определяется так же, как и в предыдущем варианте, но здесь фигурируют объем одного банка (а не всего кэша) и разрядность относящихся к нему ячеек тега.

В отличие от предыдущих у полностью ассоциативного кэша любая его стро­ка может отображать любой блок памяти, что существенно повышает эффектив­ность использования его ограниченного объема. Его реализация является слож­ной аппаратной задачей, которая пока решена только для небольших объемов первичного кэша в некоторых процессорах. Применение полностью ассоциатив­ной архитектуры во вторичном кэше пока не предвидится.

FLASH память.

Флэш-память относится к классу EEPROM, но использует особую технологию построения запоминающих ячеек. Стирание во флэш-памяти производится сразу для целой области ячеек (блоками или полностью всей микросхемы). Это позволило существенно повысить производительность в режиме записи (программирования). Флэш-память обладает сочетанием высокой плотности упаковки (ее ячейки на 30% меньше ячеек DRAM), энергонезависимого хранения, электрического стирания и записи, низкого потребления, высокой надежности и невысокой стоимости...Это репрограммируемые ЗУ.

Подобно ОЗУ, флэш-память модифицируется электрически внутрисистемно, но подобно ПЗУ, флэш энергонезависима и хранит данные даже после отключения питания. Однако, в отличие от ОЗУ, флэш нельзя переписывать побайтно. Флэш-память читается и записывается байт за байтом и предъявляет новое требование: ее нужно стереть перед тем, как записывать новые данные.

Флэш-память - это полупроводниковая память, причем особого типа. Ее элементарная ячейка, в которой хранится один бит информации, представляет собой не конденсатор, а полевой транзистор со специальной электрически изолированной областью, которую называют "плавающим затвором". Электрический заряд, помещенный в эту область, способен сохраняться в течение многих лет. При записи одного бита данных ячейка заряжается - заряд помещается на плавающий затвор, при стирании - заряд снимается с плавающего затвора и ячейка разряжается.

Выделяют среди таких устройств схемы со специализированными блоками (несимметричные блочные структуры). По имени так называемых Boot блоков в которых информация надежно защищена от случайного стирания, ЗУ называются Boot Block Flash Memory.

Флэш-память типа Boot Block служит для хранения обновляемых программ и данных в самых разных системах, включая сотовые телефоны, модемы, BIOS, системы управления автомобильными двигателями и многое другое. Используя флэш-память вместо EEPROM для хранения параметрических данных, разработчики добиваются снижения стоимости и повышения надежности своих систем.

Преимущества флэш-памяти по сравнению с EEPROM: 1. Более высокая скорость записи при последовательном доступе за счёт того, что стирание информации во флэш производится блоками. 2. Себестоимость производства флэш-памяти ниже за счёт более простой организации. Недостаток: Медленная запись в произвольные участки памяти.

Память с последовательным доступом Используются, где данные могут быть выстроены в очередь.

Флэш-память с адресным доступом. Хранение редко изменяемых данных. Запись и стирание осу­ществляет процессор выч устр-ва в обычном рабочем режиме. Для этого Флэш-память имеет дополнительное управление словами-командами, записывае­мыми процессором в специальный регистр микросхемы. При подаче специального напряжения программирования схема обеспечивает запись и стирание информации. Перед программировани­ем процессор считывает из микросхемы код - идентификатор, содержащий код фирмы-изготовителя и микросхемы для согласования алгоритмов стирания и записи, автоматически.

Стираются все байты памя­ти или выбранного блока, после чего все они проверяются, выполняется повторное стирание и проверка.

Программирование памяти ведется байт за байтом, записанная информация проверяется. Процессор счи­тывает из ЗУ записанный байт и сравнивает его с исходным.

Один из блоков предназначен для хранения ПО BIOS и аппаратно защищен от случайного стирания. В ЗУ есть также блоки парамет­ров и главные блоки, не защищенные от случайного стирания. Главные блоки хранят основные управляющие программы, а бло­ки параметров - относительно часто меняемые параметры систе­мы.

Файловая Флэш-память применяется для замены твердых дис­ков. Сокращает потребляемую мощность, повышает надежность ЗУ, уменьшает их размеры и вес, повышает быстродействие при чтении данных. Программа может читаться процессором непосредственно из файловой Флэш-памяти, туда же записываются и результаты.

На основе файловой Флэш-памяти создаются компактные съемные внешние ЗУ.

ЗЭ – МНОП.

2 пороговых напр-ия. Uпор1 – имеет маленькую величину, 1-2 В. При подаче Uпор инициируется канал м/д стоком-истоком. Если м/д нитридом и двуокисью кремния есть заряды, то Uпор увеличилось до 7В.

Запись (программирование) флеш-памяти – процесс замены 1 на 0. Стирание – замена 0 на 1.

3.Архитектура РС. Процессоры ЭВМ. Структура процессоров и их основные характеристики. Системные шины и их характеристики. Локальные шины. Чипсеты. Архитектура – это многоуровневая иерархия аппаратно-программных средств, каждый из уровней допускает многовариантное построение и применение.

Структура – это совокупность элементов и их связей.

ЭВМ – это комплекс технических и программных средств, предназначенный для автоматизации подготовки и решения задач пользователей.

Архитектура ЭВМ - это общее описание структуры и функций ЭВМ на уровне, достаточном для понимания принципов работы и системы команд ЭВМ, не включающее деталей технического и физического устройства компьютера.

К архитектуре относятся следующие принципы построения ЭВМ:

1. структура памяти ЭВМ; 2. способы доступа к памяти и внешним устройствам; 3. возможность изменения конфигурации; 4. система команд; 5. форматы данных; 6. организация интерфейса.

Архитектура современных персональных компьютеров основана на магистрально-модульном принципе. Информационная связь между устройствами компьютера осуществляется через системную шину (другое название - системная магистраль).

Шина - это кабель, состоящий из множества проводников. По одной группе проводников - шине данных передаётся обрабатываемая информация, по другой - шине адреса - адреса памяти или внешних устройств, к которым обращается процессор. Третья часть магистрали - шина управления, по ней передаются управляющие сигналы (например, сигнал готовности устройства к работе, сигнал к началу работы устройства и др).

Системная шина характеризуется тактовой частотой и разрядностью. Количество одновременно передаваемых по шине бит называется разрядностью шины. Тактовая частота характеризует число элементарных операций по передаче данных в 1 секунду. Разрядность шины измеряется в битах, тактовая частота – в мегагерцах. Системные шины

Переда­ча информации между МП и осталь­ными элементами. Осуществляется также адресация устройств и обмен специальными служебными сигналами. Передачей информации по шине управляет одно из подключенных к ней устройств или специально выделенный для этого узел, называемый ар­битром шины.

Шина ISA (Industry Standard Architecture) есть 36-контактный разъем для плат расширения. За счет этого количество адресных линий – 4, а данных – 8. Можно передавать параллельно 16 разрядов данных, а благодаря 24 адресным линиям напрямую обращаться к 16 МБ сист памяти. Кол-во линий аппаратных прерываний - 15.

Шина EISA (Extended ISA). обеспечивает наи­больший возможный объем адресуемой памяти, 32-разрядную передачу данных, улучшенную систему прерываний, автоматическую конфи­гурацию системы и плат расширения. В EISA-разъем на системной плате компьютера совместим с ISA. Шина EISA позволяет адресовать 4Гб адресного про­ст-ва. Теор максимальная скорость 33 Мбайт/с. Шина тактируется частотой около 8—10 МГц.

Локальные шины предназначены для увеличения быстродействия компа, позволяя периферийным устройствам (видеоадаптеры, контроллеры накопителей) работать с тактовой частотой до 33 МГц и выще. Используется разъем типа MCA.

Шины PCI. Между локальной шиной процессора и самой PCI находится специальная согласующая м\схема

В соответствии со спецификацией PCI к шине могут подклю­чаться до 10 устройств. Шина PCI работает на фиксированной тактовой часто­те 33 МГц и предусматривает напряжение питания для контрол­леров как 5, так и 3,3 В, режим plug and play.

Шина PCI-X – высокопроизводительная PCI. является синхронной, т.е. все данные обрабатываются одновременно при поступлении управляющего сигнала. Разрядность шины 32-бита. При частоте 33 МГц теоретическая пропускная способность 132 МБ/с.

Всякая информация, передаваемая от процессора к другим устройствам по шине данных, сопровождается адресом, передаваемым по адресной шине. Это может быть адрес ячейки памяти или адрес периферийного устройства. Необходимо, чтобы разрядность шины позволила передать адрес ячейки памяти. Таким образом, словами разрядность шины ограничивает объем оперативной памяти ЭВМ, он не может быть больше чем , где n – разрядность шины.

схема устройства компьютера, построенного по магистральному принципу

Чипсет - от англ. "chip set" - набор микросхем, спроектированных для совместной работы с целью выполнения набора каких-либо функций. Так, в компьютерах чипсет выполняет роль связующего компонента, обеспечивающего совместное функционирование подсистем памяти, ЦПУ, ввода-вывода и других. Чипсеты встречаются и в других устройствах, например, врадиоблокахсотовых телефонов.

Чипсет материнских плат компьютеров состоит из двух основных микросхем (иногда они объединяются в один чип):

1. MCH — контроллер-концентратор памяти (Memory Controller Hub) — северный мост(northbridge) — обеспечивает взаимодействие центрального процессора (ЦП) с памятью ивидеоадаптером. В новых чипсетах часто имеется интегрированная видеоподсистема. Контроллер памяти может быть интегрирован в процессор (напримерOpteron,Nehalem,UltraSPARC T1).

2. ICH — контроллер-концентратор ввода-вывода (I/O Controller Hub) — южный мост(southbridge) — обеспечивает взаимодействие между ЦП и жестким диском, картамиPCI, интерфейсамиIDE,SATA,USBи пр.

Также иногда к чипсетам относят микросхему Super I/O, которая подключается к южному мосту и отвечает за низкоскоростные порты RS232, LPT, PS/2.

В настоящее время основными производителями чипсетов для настольных компьютеров являются фирмы Intel, nVidia, AMD (которая приобрела фирму ATI и в настоящее время выпускает чипсеты под своим именем), VIA и SIS.

Фирма Intel выпускает чипсеты только для собственных процессоров. Для процессоров фирмы AMD наиболее распространенными являются чипсеты nVidia (выпускаемые как правило под торговой маркой nForce) и AMD.

Чипсеты фирм VIA и SIS популярны в основном в секторе low end, а также в офисных системах, хотя встроенная графика у них по 3D возможностям значительно уступает nVidia и AMD.