Пути повышения быстродействия автоматов микропрограммного управления

Цикл выполнения микрокоманды Т_мк можно представить в виде трех этапов:

- формирования адреса очередной микрокоманды в ФАМ (А_i);

- выборки по данному адресу микрокоманды из памяти микропрограмм (В_i);

- исполнения микрокоманды в операционной (0Ч) или адресной части (АЧ) вычислительной машины (И_i).

Порядок следования этапов определяется способом соединения формировате­ля адреса следующей микрокоманды и памяти микропрограмм.

Структура МПА (рис. 6.22, а) с ФАМ и ПМП, связанными непосредственно друг с другом, не допускает совмещения этапов во времени — здесь этап A_i+l начи­нается только после выполнения этапа И_i (рис. 6.22, б).

Рис. 6.22. Построение МПА без совмещения: а — структурная схема; б — временная диаграмма обработки микрокоманд

В течение цикла Т_мк все узлы заняты обработкой только одной, текущей микрокоманды с номером i, причем последовательный характер обработки МК не позволяет достичь высокого быстродействия:

Производительность ВМ повышается при одновременной конвейерной обработке в МПА нескольких микрокоманд, находящихся на различных этапах выполнения. Для совмещения во времени этапов A_jt В_i и И_i в МПА вводятся дополнительные запоминающие элементы, которые хранят результаты обработки на каждом этапе.

В МПА с одним уровнем совмещения используется один запоминающий элемент — конвейерный регистр микрокоманды, подключенный к выходу памяти микропрограмм (рис. 6.23, а). В данной структуре реализуется одновременна обработка двух микрокоманд: в то время как исполняется находящаяся в PМК i-я микрокоманда (этап И_i), в ФАМ вычисляется адрес (i + 1)-й микрокоманды (этап А_i+1)> и затем по этому адресу из ПМП выбирается (i + 1)-я микрокоманда (этап В_i+1). Следовательно, в МПА с одним уровнем совмещения обеспечивается параллельное выполнение этапов A_i+l и B_i+1 и этапа И_i (рис. 6 23 б):

Т_мк = max{(t., + t_B), t_u}.

Очевидно, что при t_n < t_A + t_B в данной структуре наблюдается вынужденный простой операционной (или адресной) части ВМ. Этот недостаток устраняется в МПА с двумя уровнями совмещения (рис. 6.24, а), в котором ФАМ и ПМП связаны друг с другом двумя конвейерными регистрами — РМК и РАМ. Здесь одновременно обрабатываются три микрокоманды: в операционной или адресной части исполняется МК, (этап Я,), выбирается из памяти MK_i+l (этап B_i+i), а в Ф вычисляется адрес MK_i+2 (этап А_i+2). Как видно из рис. 6.24, б, в такой структуре совмещается во времени выполнение всех трех этапов и

Методы конвейерной обработки обеспечивают значительный выигрыш только при выполнении линейных участков микропрограммы. Если реализуемая в функция управления является условной, а значение условия вырабатывается на текущем этапе в операционной (адресной) части, то правильный адрес следующей микрокоманды может быть вычислен только по окончании этапа И_i, ответственного

Всего, в зависимости от использования регистров — регистра РМК, состоящего из адресной и микрооперационной частей, регистра РАМ, регистра состояния РГС имя хранения условия перехода), — можно сформировать-11 различных структур МПА. Эти структуры, их временные диаграммы и оценки эффективности приведены в [32, с. 184-212]. Там же показано, что выбор оптимальной структуры опреляется особенностями конкретной микропрограммы.