Приложение 3 Динамические параметры микросхем ТТЛ логики

Приложение 4 Соответствие наименований зарубежных и отечественных логиче-

ских элементов микросхем ТТЛ

38

Лабораторная работа №3

ИССЛЕДОВАНИЕ СУММАТОРОВ

Цель работы: изучить логические основы и особенности работы многоразрядных сумматоров, а также получить практические навыки работы с ними.

1.Общие положения

При создании цифровых автоматов и специализированных микро

– ЭВМ наряду с элементарными комбинационными логическими элементами широко используются типичные комбинационные схемы – сумматоры. Как правило, они выполнены с помощью интегральной технологии и представляют собой интегральные схемы средней степени интеграции.

Сумматор предназначен для выполнения операции арифметического сложения двух двоичных чисел. При сложении двух одноразрядных двоичных чисел А и В формируются двоичные значения суммы (S) и переноса (C). Работу логической схемы, реализующей операцию сложения, описывает таблица истинности 3.1.

Значения суммы S и переноса C в табл. 3.1 совпадают соответственно со значениями функции ИСКЛЮЧАЮЩЕЕ ИЛИ и функции И и поэтому могут быть описаны следующими выражениями:

Логическая схема, реализующая обе указанные функции, называется полусумматором (рис. 3.1).

39

Режим работы полного сумматора при сложении одного разряда двоичных чисел А и В представлен таблицей истинности 3.2, где Ci+1 –

перенос, формируемый в i-м разряде и поступающий в (i+1)-й разряд.

Для сложения двух многоразрядных двоичных чисел на каждый разряд необходим один полный сумматор. Только в младшем разряде можно обойтись полусумматором. На рис.3.3 приведена схема, предназначенная для сложения двух четырехразрядных чисел А и В. В ее младшем разряде также используется полный сумматор, чтобы иметь возможность наращивать разрядность схем.

Рис. 3.3. Четырехразрядный сумматор с последовательным переносом

Четырехразрядные сумматоры, как правило, имеют по четыре входа для каждого слагаемого А и В, вход переноса из предыдущего разряда, четыре выхода суммы и выход переноса в следующий разряд. Промышленность выпускает такие сумматоры в интегральном исполнении, их представителями являются К155ИМ3, К155ИМ6, К555ИМ7 и др.

Сумматоры могут работать в двух режимах: в режиме сложения и в режиме вычитания многоразрядных двоичных чисел. В режиме сложения на вход переноса сумматора младшего разряда подается сигнал

41

логического нуля, а слагаемые – поразрядно соответственно на входы Ai и Bi . Полученная сумма

снимается с выходов Si с учетом информации на выходе переноса в следующий разряд – Ci +1 .

Режим вычитания двух многоразрядных чисел сводится к операции сложения операндов Ai и Bi . Действительно,

При этом следует F выбирать таким образом, чтобы операция F −В(вычисление дополнения В до F), также как и вычитание F, проводилась без помощи специальных схем, реализующих вычитание. В

дополнением Bi1. Поразрядное дополнение Bi1 получается путем инвертирования всех разрядов числа Bi . Справедливость этого утверждения

вытекает из того, что максимальное число, которое можно записать в двоичном i-разрядном коде равно

1111.... = 2i −1. (3.4)

Следовательно, вычитая из этой величины любое двоичное число Bi с целью определения его дополнения Bi1, мы получим тоже двоичное число, которое составляется путем инверсии всех разрядов Bi .

Рассмотрим операцию вычитания в случае поразрядного дополнения. При F = 2i −1 из выражения (3.3) следует, что

Таким образом, вычитание можно осуществить, инвертируя число Bi , прибавляя еще одну единицу и вычитая 2i . Вычитание 2i достига-

ется весьма просто – путем инверсии разряда переноса. Для добавления 1 на свободный вход сигнала переноса младшего разряда С0 необходи-

42

мо подать единицу. При этом получается схема, представленная на рис. 3.4.

Рассмотрим теперь случай, когда искомая разность S отрицательна. При этом на выходе переноса C4 появится ноль, а на выходе V еди-

ница. Она может рассматриваться как отрицательный перенос - 2i (минус два в степени i). Поясним это на примере схемы рис.3.4. Таким образом, можно записать

Si =−2i + Zi .

При изменении порядка вычитания следует

Si = 2i − Zi

Введенное число Zi представляет собой точное двоичное допол-

нение (поразрядная инверсия) модуля разности. Знак числа укажет C4 = 0 или V =1. При продолжении арифметических операций такое

представление является весьма удобным.

Таким образом, общие правила вычитания можно сформулировать следующим образом:

- при вычитании из большего числа меньшего на вход Ai подается число в прямом коде, а на вход Bi – в инверсном. На вход C0 поступает

сигнал, соответствующий логической единице. То есть, производится суммирование кода числа Ai с дополнительным кодом числа Bi . Раз-

ность сигналов снимается с выхода Si в прямой форме, при этом на вы-

43

Она содержит исследуемый сумматор К155ИМ3 и поразрядную световую индикацию состояния сумматора. Для получения необходимого логического уровня второго операнда Bi используется схема DD1

– ИСКЛЮЧАЮЩЕЕ ИЛИ, которая позволяет формировать прямой или дополнительный код четырехразрядного числа Bi , при подаче на второй

вход элементов DD1, соответственно, низкого или высокого логического уровня. Элементы DD3.1 и DD3.2 позволяют вычислить абсолютную величину и знак разности по методу циклического переноса.

2.1.Установите по вольтметру на пределе измерения 20В с помощью ручек настройки ГРУБО и ПЛАВНО источника питания V1 постоянное напряжение 5В и подключите его, соблюдая полярность, к соответствующим гнездам лабораторного стенда.

2.2.Начните исследование работы сумматора с операции сложения. Для этого подключите к гнезду Х1 низкий логический уровень, соединив гнездо с общим выводом источника питания. Подключив к входам Ai и Bi необходимые логические уровни, подайте два двоичных

четырехразрядных числа на информационные входы Ai и Bi суммато-

ра. Полученное состояние входов и выходов сумматора, отраженное светодиодами, запишите в таблицу 3.3.

Таблица 3.3

2.3.Повторите пункт 2.2 для других произвольно заданных чисел, так чтобы результат суммирования превышал четырехразрядное число.

2.4.Подключите к гнезду Х1 высокий логический уровень. Иссле-

дуйте работу сумматора в режиме вычитания для случаев А>В и А<В. Результаты экспериментов занесите в таблицу 2.1.

45

2.5.Проанализируйте полученные данные и подтвердите их справедливость с помощью логических уравнений.

2.6.Повторите исследования работы сумматора в режиме вычита-

ния для случаев А>В и А<В, для режима циклического переноса, при замкнутой кнопке SB1.

3. Порядок выполнения работы в программной среде

Electronics Workbench

3.1.Ознакомиться с элементной базой и инструментальными средствами программы Electronics Workbench 5.12.

3.2.Исследуйте работу четырехразрядного сумматора, синтезированного на базе четырех одноразрядных сумматоров ТТЛ – серии интегральных микросхем в режимах сложения и вычитания. Для этого выберите из библиотеки Digital четыре полных сумматора. Нажав дважды левую клавишу мыши установите в карте Full – Adder Properties из библиотеки (Library) ttl – серию, модель (Model) LS. Нажмите клавишу ОК.

3.3.Соберите схему четырехразрядного сумматора и подключите

кего выводам формирователь логических уровней и анализатор логических сигналов.

3.4.Задаваясь операндами А и В исследуйте режимы сложения и вычитания. Результаты экспериментов занесите в таблицу 3.3.

3.5.Данные экспериментов выведите на лист бумаги с помощью принтера. При вызове команды Print в открывшемся окне появляется список атрибутов схемы и приборов, которые могут быть распечатаны. Выберете нужные Вам приборы, так чтобы рядом появился символ 9, а затем выполните команду Print.

Соответствие наименований зарубежных и отечественных микросхем сумматоров на элементах ТТЛ приведено в таблице 3.4.

46

4. Содержание отчета

4.1.Цель работы.

4.2.Принципиальные схемы лабораторной установки в соответствии со стандартами.

4.3.Таблицы, диаграммы напряжений, комментарии и пояснения

кним.

4.4.Выводы о проделанной работе и полученных результатах.

4.5.Ответить на контрольные вопросы, указанные преподавате-

лем.

5.Контрольные вопросы

5.1.Чем отличается полный сумматор от полусумматора?

5.2.Какую функцию выполняют выходы сумматора Pi+1 и Si при

сложении и вычитании многоразрядных двоичных чисел?

5.3.Чем отличаются режим вычитания из большего – меньшего числа, от режима вычитания из меньшего – большего?

5.4.Как маркируются сумматоры, и какие их типы Вы знаете?

5.5.Поясните терминологию «Поразрядное дополнение числаBi1».

5.6.Какая схема называется полным сумматором?

5.7.В каких режимах работают сумматоры?

6.Литература

6.1.Браммер Ю. А. Цифровые устройства: учебное пособие для студентов вузов. - М.: Высшая школа, 2004. - 229 с.: ил.

6.2.Миловзоров О. В. Электроника. - М.: Высшая школа, 2004. -

288 с. : ил.

6.3.Мышляева И. М. Цифровая схемотехника: учебник. - М.:

Академия, 2005. - 400 с. : ил.

6.4.Титце У., Шенк К. Полупроводниковая схемотехника: Справочное руководство. Пер. с нем. -М.: Мир, 1982. -512 с., ил.

6.5.Шило В. Л. Популярные цифровые микросхемы: Справочник. -М.: Металлургия, 1988. -352 с.: ил.

47