Добавил:

Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.

Вуз:

Национальный технический университет Украины «Киевский политехнический институт»

Предмет:

[НЕСОРТИРОВАННОЕ]

Файл:

Tutorial_EC

.pdf

Скачиваний:

101

Добавлен:

12.05.2015

Размер:

2.45 Mб

Скачать

☆

<<< < Предыдущая 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1617 / 1817 18 > Следующая >>>

161

_________________________________________________________________________

																											ДОДАТОК Ж
							ОСНОВНI ЕЛЕМЕНТИ ЦИФРОВОI ТЕХНIКИ
														Тригери
															555ТВ9
								155ТВ1					4													1533ТM2
								155ТВ1					4	S		T										1533ТM2
		13										3		S		T		5	Q			4
						S			T				1	J											S			T		5	Q
													1	C																5
J				3		&J							2	C							2				D
														K							2


J12				4						8	Q	15						6	Q				3		C
J12				4						8	Q							6	Q				3		C					6	Q
J3			5											R																6
J3														R								1			R
		12				С						10		S		T									R
		12										10
																		9	Q			10			S			T
																		9				10
K			9										11	J																9	Q
						&K

																							12
K1 10										6	Q	13		C									12		D
	2
K	2	11										12		K							11				C
K	3													K				7	Q						C					8	Q
	3																	7	Q											8	Q
		2				R						14		R							13				R
						R								R											R

				7 GND;14 VCC										8 GND;16 VCC										7 GND;14 VCC
Чотирьохрозрядний суматор																	Дворозрядний суматор
									555ИМ6												155ИМ2
					12																155ИМ2
					12			A3	SM
																	14												10
					11
					11			B3												A1					SM			С4
												9
											C4	9					13
					14			A2												B1								S1	12
					14															B1									12
												10					2
					15						S3									A0
					15			B2
								B2										3											1
						3						13					5			B0								S0
						3		A1			S2	13					5			C0
						2		A1			S2									C0
								B1			S1	1					11 GND; 4 VCC ; 6 9 NC
						5		A0			S1						11 GND; 4 VCC ; 6 9 NC
						6		A0				4
						6		B0			S0	4
					7			B0			S0
					7			C0
								C0								Два однорозрядних суматора

							8 GND;16 VCC
							8 GND;16 VCC
																					555ИМ5
																		1											5
																		1		A0					SM			С4	5
																	3			A0					SM			С4
																				B0
																		4		B0									6
																		4		C0								S0	6
																	13			C0								S0	10

																				A0					SM			С4

																	12
																	12			B0
																													8
																	11
																	11			C0								S0
																				C0								S0

7 GND;14 VCC ; 2, 9 NC

162

____________________________________________________________________________

Логічні елементи

1533ЛА3

133ЛА15

1	&	3
1
2
4	&	6
5
9	&	8
9
10
12	&	11
12
13

7 GND;

14 VCC

1533ЛЕ1

2	1	1
2
3
5	1	4
5
6
8	1	10
9
11	1	13
11
12

7 GND;

14 VCC

1533ЛА4

212

108

7 GND;

14 VCC

555ЛЕ4

212

108

7 GND;

14 VCC

1533ЛА22

555ЛА6

1	&
1
2		6
4		6
4
5
9
	&

10		8
12		8
12
13

7 GND;

14 VCC

555ЛP4

12 & 1

1011 &

7 GND;

14 VCC

1533ЛИ1

1	&	3
1
2
2
4
	&	6

5
5
9
	&	8

10
10
12
	&	11

13
13

7 GND;

14 VCC

1533ЛЛ1

1	1	3
1
2
2
4
	1	6

5
5
9
	1	8

10
10
12
	1	11

13
13

7 GND;

14 VCC

1531ЛИ3

212

108

7 GND;

14 VCC

1533ЛП5

12 =1 3

45 =1 6

109 =1 8

1213 =1 11

7 GND;

14 VCC

	Реверсивний лічильник							Синхронний лічильник за mod 16
	Реверсивний лічильник									з переносом
				555ИЕ7						з переносом
				555ИЕ7
									555ИЕ10, 1561ИЕ21
15			D	CT 16		Q			555ИЕ10, 1561ИЕ21
15			0
		1	0		13		3			D		Q
		1	1		13		3			D	CT 16
10			1		0				3	0	CT 16
		9	2		12			4		0		13	14
		9	3				2		5	1		0
			3						5	1		0
11					11		6	6		2		2	13
			L		2					3		1
					10		7		9			11	12
		4	CU		3					L		2
		5	CU					2		C		10	11
								2				10	11
			CD						7			3
						PU	12		7	PO
							12		10
							13		10
14			R			PD	13			E			15
			R			PD			1
										R		P4
			8 GND;16 VCC


										8 GND;16 VCC

L 1– підраховування,						L 1 – заван-

таження

163

_________________________________________________________________________

Реверсивний зсуваючий регістр

155ИР13

	3	D	RG	Q
	3	0
	5	0			4
	5	1		0	4
	7	1		0
	7	2
	9	2		1	6
	9	3			6
15		3
15		4
					8
17				2
17		5

19
19		6

21				3	10
21		7			10

11					14
11		C		4	14

					16
		DS		5	16
22		DS		5
22		0
	2	0		6	18
	2	7			18
	1	7			20
	1	М0		7	20
	23	М0		7
	23	М1
13		М1
13		R
		R

	12 GND; 24 VCC

M0=0, M1=1 – зсув в сторону старших розрядів; M0=1, M1=0 – зсув в сторону молодших розрядів; M0=0, M1=0 – режим зберігання даних.

Зсуваючий регістр

155ИР1

2	D	RG	Q
	0			13
3	0
3	1		0
4	1		0
4	2
5	2		1	12
5	3			12

6				11
6	L		2	11
8	L		2	10
8	CL		3	10
9	CL		3
9	CS
1	CS
1	DS
	DS

7 GND;14 VCC

L=0 – послідовний ввід та зсув даних; L=1 – синхронна паралельна загрузка даних; CS – тактовий сигнал зсуву даних; CL – тактовий сигнал завантаження даних.

Регістр пам’яті

533ИР22

	3	D	RG	DO
		0
4					2
		1		0
	7				5
		2		1
	8				6
		3		2
17					9
		4		3

18					16
		5		4
21					19
		6		5

22					20
		7		6

					23
15		L		7
	1

		OE

10 GND; 24 VCC

При L = 0 та OE = 1 виходи DOn = Dn – режим прямої передачі значень вхідних сигналів на виходи регістру.

Регістр пам’яті

555ИР23

	3	D	RG	DO
		0
4					2
		1		0
	7				5
		2		1
	8				6
		3		2
13					9
		4		3

14					12
		5		4
17					15
		6		5

18					16
		7		6
					19
11		С		7
	1

		OE

10 GND; 20 VCC

Дешифратор

555 ИД6

	DC	F	1
	DC	0	1
15	1	0	2
	1	1

14	2	2	3
13	2	2	4
13	4	3	4
12	4	3	5
	8	4	6
		5	6
		5	7
		6	7
		6	9
		7	9
		7	10
		8	10
		8	11
		9	11
		9
	8 GND;16 VCC

164

____________________________________________________________________________

		Схема порівняння				Чотирьохрозрядний АЛП
4-х розрядних двійкових чисел									531 НК2
									531 НК2
			555 СП1
			555 СП1				3	A	ALU		18
							3	0		P	18
		A					1	0		P
10		A	= =	F		23		1		G	17
		0						2
12		0		13		21		2
12		1		13	5	21		3
				A>
13		2								F
13
											10
15				12				B
15		3		12						0
		3					4			0
		B		11			2	0		1	11
				11			2	1			11
	9
						22
		4				22		2
											13
11				10		20
11		5		10	6	20		3		2
				A=
14		6
14
	1						19	CO		3	14
	1	7					19				14
		7
		l
	4	l					5	E
	4	A>					5	0
	3	A>			7		6	0
	3	A=		A<	7		6	1
2		A=		A<		7		1
2		A<				7		2
		A<						2
		8 GND;16 VCC						12 GND; 24 VCC

			Пам’ять ПЗП						Пам’ять ОЗП
				K555 РE7						565 РУ7
				K555 РE7

			A	ROM	D		4		A	RAM	D	3
8			A		D	9	4		0	RAM	13	3
		0			13						0
					13						0
	7				0			5	1
	7	1					7		1		2	6
		1					7		2		2	6
	6	2			12	10		8			1
	5	2			12			8			1
	5	3					11		3		11	10
		3					11		3		11	10
		4			2			12	4		2
	4				11	11			5
	3	5										13
	3						14				10
							14				10
	2	6			3	13			6		3
		6			3			15	6		3
					10
	1	7							7
	1						17					16
23						14	17				4	16
		8			4				8
							18

22
22		9				15			9			20

21											5
21		10			5
	18	10			5
	18	CS1					21					23
	19				6	16	21		RAS		6	23
	19					16
		CS2					22
		CS2					22		CAS			25
						17		2	CAS			25
20					7				WE		7


		СS3

									30 GND;1 VCC

			12 GND; 24 VCC
			12 GND; 24 VCC

165

_________________________________________________________________________

Мультиплексор

155КП5

5	DI	MUX
5	0
4	0
4	1
3	1
3	2
2	2
2	3
1	3
	4		6
13	4
13	5			DО
12	5
12	6
11	6
11	7
10	7
10	1
9	1
9	2
8	2
8	4
	4
7 GND;14 VCC

Пристрій переносу для каскадування суматорів

1533ИР4

	6	P3
	5		CRU		9
		C3		P
15					10
		P2		G
	14
		C3
	2			C
		P1
	1				12
		C1		4			C1
4
		P0
	3				11
						C2
		G0		8
	13
		C0
				12	9
						C3

8 – GRD; 16 – Vcc

Демультиплексор

1533 ИД3

	DMX	F	1
	DMX	0	1
15	1	0	2
15	1	1	2
14	2	2	3
13	2	2	4
13	4	3	4
12	4	3	5
	8	4	6
		5	6
		5	7
		6	7
		6	8
		7	8
		7	9
		8	9
		8	10
		9	10
		9	11
		10	11
		10	13
		11	13
	&E	11	14
		12	14
18		12	15
19	1	13	6
19	2	14	6
	2	14	7
		15

12 GND; 24 VCC

Регістр з мультиплексними входами

531ИР20

	3	D	MUX	Q
	4	00			13
	4	01	RG	0	13
	6	01	RG	0
	6	10
	5	10		1	12
	5	11			12
11		11
11		20
					11
12				2	11
		21
14		21
14		30
					10
13
13		31		3
	9	31		3
	9	C
	1	C
	1	WS
		WS

		8 GND;16 VCC
	Шинний формувач
			ВА86

2		D	F	B
		0			2
	3	0
	3	1		0
	4	1		0	5
	4	2		1	5
	5	2		1	0
	5	3		2	0
	6	3		2	9
	6	4		3	9
7		4		3	16
		5		4
	8	5		4	19
	8	6		5	19
9		6		5	20
		7		6	23
19				7
19		G
	1	G
	1	DIR
		DIR

10 GND; 24 VCC

166

____________________________________________________________________________

ДОДАТОК З

Зразок оформлення титульного аркуша РГР

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАІНИ НАЗВА НАВЧАЛЬНОГО ЗАКЛАДУ

Назва кафедри

РОЗРАХУНКОВО ГРАФІЧНА РОБОТА

з дисципліни НАЗВА ДИСЦИПЛНИ

Виконав______________________________________________

Група _________________ Спеціальність__________________

Залікова книжка № __________________

_____________________

(допущений до захисту)

_____________________

(підпис викладача)

_____________________

(захистив з оцінкою)

2008

167

_________________________________________________________________________

ДОДАТОК І

Індивідуальне завдання до виконання розрахунково-графічної роботи

з дисципліни “НАЗВА ДИСЦИПЛІНИ”

Студента____________________________

Групи_______________________________

Вихідні дані до розробки

1 частина

Операція

Розрядність операндів

Значення операндів (X, Y)

Спосіб адресації

Структура ПМК

Тривалість виконання МО підсумовування

Ємність ПМК

Призначення зони β4

Спосіб мікропрограмування

Початкова адреса мікропрограми в ПМК

Завдання видав	“____________”	_______________
Завдання отримав	“____________”	_______________

168

____________________________________________________________________________

ДОДАТОК К

Зразок оформлення опису альбому

8 min

.екз№	Формат					Кількість	примір№.
			Позначення		Найменування	аркушів		Примітка
			Позначення		Найменування			Примітка

1					Документація загальна

2

3					Розроблена по новому

4

5	А1		НАУ 07 4502 001 ОА		Обчислювальний пристрій	1

6					з мікропрограмним управлінням

7					Опис альбома

8

9	А3		НАУ 07 4502 002 Е1		Обчислювальний пристрій	1

10					з мікропрограмним управлінням

11					Схема електрична

12					структурна

13

14	А3		НАУ 07 4502 003 Е2		Обчислювальний пристрій	1

15					з мікропрограмним управлінням

16					Схема електрична

17					функціональна

18

19	А4		НАУ 07 4502 004 ПЗ		Обчислювальний пристрій	35

20					з мікропрограмним управлінням

21					Пояснювальна записка

22
									5
23	8	70		64		8	8	20	5

24

25

		НТТУ КПІ 07 4502 001 ОА
Зм Лит	№ докум. Підпис Дата
Виконав	Петров П.П.	Обчислювальний пристрій	Літера			Лист	Листів
Керівник	Іванов І.І.	з мікропрограмним	К	П		1	1
Перевірив		з мікропрограмним
Перевірив		управлінням				Група
Н.контр.		управлінням				Група
Н.контр.		Опис альбому			Спеціальність
Зав.каф.	Іванов І.І.	Опис альбому			Спеціальність
Зав.каф.	Іванов І.І.

169

_________________________________________________________________________

ДОДАТОК Л

Основні написи

Основний напис для перших аркушів креслень і схем

НАУ 07 4602 003 Е2

Обчислювальний пристрій з

Літера

Маса

Масштаб

Зм

Лит

№ докум.

Підпис

Дата

мікропрограмним управлінням

Виконав

Іванов І. І.

Схема електрична

Керівник

Пєтров П. П.

функціональна

Консульт.

Аркуш

Аркушів

ФКС 106

Н. контр.

6.091501

Зав.каф.

Пєтров П.П.

Основний напис для перших аркушів текстових документів

					НТУУ КПІ 07 4602 004 ПЗ
					НТУУ КПІ 07 4602 004 ПЗ
Зм	Лит	№ докум.	Підпис	Дата
Виконав		Іванов І.І.				Літера	Аркуш	Аркушів
Керівник		Пєтров П.П.			Обчислювальний пристрій з		12	28
					мікропрограмним управлінням		ФКС 106
Н.контр.					Пояснювальна записка		ФКС 106
Н.контр.					Пояснювальна записка		6.091501
Зав.каф.		Пєтров П.П.					6.091501
Зав.каф.		Пєтров П.П.

Основний напис для наступних аркушів всіх конструкторських документів

						Аркуш
					НАУ 06 4602 003 ПЗ	23
Зм	Лит	№ докум.	Підпис	Дата		23
Зм	Лит	№ докум.	Підпис	Дата

170

____________________________________________________________________________

ДОДАТОК М

Опис програмного комплексу для моделювання логічних схем

Для проведення лабораторних робіт використовуються програмні засоби моделювання цифрових схем.

Програмний комплекс ПРОГМОЛС 2.0 призначений для моделювання процесів у комбінаційних і послідовних схемах. Він дозволяє створювати і редагувати логічні схеми, здійснювати моделювання у синхронному (без урахування затримок сигналів в елементах схеми) і в асинхронному (з урахуванням затримок) режимах, а також зберігати отримані моделі у вигляді файлів на дисках.

Вигляд моделі логічної схеми, побудованої під час застосування програмного комплексу ПРОГМОЛС 2.0 проілюстровано на рис. 1.

Рис.1. Зображення моделі операційного пристрою

<<< < Предыдущая 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1617 / 1817 18 > Следующая >>>

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]

#
17.03.20161.41 Mб13translation_review_76.pdf
#
22.11.2019273.41 Кб5Trudovsi_spori___metodichka_ (1).doc
#
17.03.20161.14 Mб9TR_MA-1-20130920-124345.pdf
#
12.05.2015625.66 Кб10TR_MA-3.pdf
#
12.05.20152.46 Mб11TTGB 25.02.doc
#
12.05.20152.45 Mб101Tutorial_EC.pdf
#
23.09.201986.03 Кб11TZI_Ekzamen.docx
#
12.05.2015205.82 Кб4TZK студентам.DOC
#
17.08.2019110.59 Кб5tz_demo.doc
#
15.08.2019351.74 Кб11TZ__8Vet.doc
#
12.05.20153.17 Mб32TП_excel.docx

2	D	RG	Q
	0			13
3	0
3	1		0
4	1		0
4	2
5	2		1	12
5	3			12

6				11
6	L		2	11
8	L		2	10
8	CL		3	10
9	CL		3
9	CS
1	CS
1	DS
	DS

	DMX	F	1
	DMX	0	1
15	1	0	2
15	1	1	2
14	2	2	3
13	2	2	4
13	4	3	4
12	4	3	5
	8	4	6
		5	6
		5	7
		6	7
		6	8
		7	8
		7	9
		8	9
		8	10
		9	10
		9	11
		10	11
		10	13
		11	13
	&E	11	14
		12	14
18		12	15
19	1	13	6
19	2	14	6
	2	14	7
		15

2	D	RG	Q
	0			13
3	0
3	1		0
4	1		0
4	2
5	2		1	12
5	3			12

6				11
6	L		2	11
8	L		2	10
8	CL		3	10
9	CL		3
9	CS
1	CS
1	DS
	DS

	DMX	F	1
	DMX	0	1
15	1	0	2
15	1	1	2
14	2	2	3
13	2	2	4
13	4	3	4
12	4	3	5
	8	4	6
		5	6
		5	7
		6	7
		6	8
		7	8
		7	9
		8	9
		8	10
		9	10
		9	11
		10	11
		10	13
		11	13
	&E	11	14
		12	14
18		12	15
19	1	13	6
19	2	14	6
	2	14	7
		15

2	D	RG	Q
	0			13
3	0
3	1		0
4	1		0
4	2
5	2		1	12
5	3			12

6				11
6	L		2	11
8	L		2	10
8	CL		3	10
9	CL		3
9	CS
1	CS
1	DS
	DS

	DMX	F	1
	DMX	0	1
15	1	0	2
15	1	1	2
14	2	2	3
13	2	2	4
13	4	3	4
12	4	3	5
	8	4	6
		5	6
		5	7
		6	7
		6	8
		7	8
		7	9
		8	9
		8	10
		9	10
		9	11
		10	11
		10	13
		11	13
	&E	11	14
		12	14
18		12	15
19	1	13	6
19	2	14	6
	2	14	7
		15