Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

Триггеры

.doc
Скачиваний:
18
Добавлен:
09.04.2015
Размер:
87.55 Кб
Скачать

3.4. Триггеры

До сих пор  мы рассматривали логические элементы, у которых состояние сигналов на выходе определяется состоянием сигналов на входе. В триггере состояние на выходах определяется не только состоянием на входах, но и состоянием на выходах.

Триггер - это устройство, обладающее двумя состояниями устойчивого равновесия. Триггер можно назвать устройством с обратными связями. На рисунке 1 - схема триггера на логических элементах ИЛИ-НЕ.

Рис. 1 Схема простейшего RS-триггера

Такая схема называется асинхронным RS-триггером. Первый (сверху) выход Q называется прямым, второй - инверсным. Если на оба входа (R и S) подать логические нули, то состояние выходов определить невозможно. Триггер установится в произвольное (неопределённое) состояние.

Допустим, на выходе Q присутствует лог. 1, тогда на выходе не Q (Q с инверсией) обязательно будет лог. 0. И наоборот. Чтобы установить триггер в нулевое состояние, нужно на вход R подать напряжение высокого уровня – лог.1.

Если высокий уровень, лог.1, подать на вход S, то это переведет триггер в единичное состояние: на прямом выходе будет лог. 1, на инверсном - лог. 0. И в том, и в другом случаях напряжение соответствующего уровня может быть очень коротким импульсом - на грани физического быстродействия микросхемы.

Итак, триггер обладает двумя устойчивыми состояниями, эти состояния зависят от ранее действующих сигналов, вывод-триггер является элементом памяти. Буквы R и S имеют смысл: set – установка и reset - сброс (предустановка). На рис. 2 RS-триггер показан в "микросхемном исполнении".

Рис.2. RS-триггер в интегральном исполнении

RS-триггер можно построить и на элементах И-НЕ, как показано на рисунке 3.

Рис.3. RS-триггер на логических элементах И-НЕ

Принцип работы такой же, как у триггера на элементах ИЛИ-НЕ, за исключением инверсии управляющих сигналов, т. е. установка и сброс триггера производится не лог. 1, а лог. 0. Другими словами, входы такого триггера инверсные. В описанных триггерах изменение состояния происходит сразу после изменения состояния на входах R и S. Поэтому такие триггеры называются асинхронными.

Если схему асинхронного триггера дополнить синхровходом, то получим:

Рис.4. Синхронный RS-триггер на логических элементах И-НЕ

В таком триггере вводится дополнительный вход С, называемый тактовым или синхронизирующим. Изменение состояний триггера происходит при подаче сигналов лог. 1 на входы R и S и последующим (одновременном) воздействием на вход С тактового (синхронизирующего) импульса. Если на тактовый вход импульс не воздействует, то состояние триггера не изменится. Другими словами, изменение состояния триггера происходит под действием синхроимпульса, поэтому такие триггеры называются синхронными.

D-триггер

D-триггер отличается от синхронного RS-триггера тем, что у него только один информационный вход D. D-триггер показан на рисунке 5.

Рис.5. D-триггер на логических элементах И-НЕ

Если на вход D подать логическую единицу, а на вход С подать импульс, то на выходе Q (прямой выход) установится лог. 1. Если на вход D подать лог. 0, на вход С импульс, то на Q установится лог. 0. Т. е. D-триггер осуществляет задержку информации, поступающей на вход D. Эта информация хранится в D-триггере, пока не придет следующий бит (0 или 1). По сути это ячейка памяти.

Если вход D замкнуть с инверсным выходом, то останется только один вход С. При подаче на вход С импульса триггер переключится, т. е. если на выходе был 0, то станет 1. При следующем импульсе триггер снова переключится, т. е. 1 сменится 0. Таким образом, триггер осуществляет деление частоты входных импульсов на 2 (уровень сигнала на выходе меняется в два раза реже). В таком режиме D-триггер называют счетным или Т-триггером. Этот режим (режим деления частоты) широко используется.

Вспомним, что для RS-триггера (рис. 1) существует запрещенная комбинация, когда на оба входа поданы лог. 1 триггер перестает выполнять свои функции (зависает). Поэтому разработали JK-триггер. У него три входа - J, K, C. Вход J вместо S, вход К вместо R, С так и остается - синхронизацией. Если на вход J подана 1, на К - 0 или наоборот, то он работает как синхронный RS-триггер, если на оба входа, J и К. поданы 1, то он работает как счетный Т-триггер.

( Comment.: Свобода воли Тг, системный эффект в Ленинградских т/ф сетях и подземке N.Y.)

Триггер Шмидта

Триггер Шмидта - это специфический вид триггера, имеющий один вход и один выход. Такой триггер называют несимметричным. В триггере Шмидта переход из одного устойчивого состояния в другое происходит при определенных уровнях входного напряжения, называемых пороговыми уровнями. Триггер Шмидта изображен на рис.6.

Рис. 6 Триггер Шмидта и графики, поясняющие его работу

Если на вход триггера Шмидта подавать нарастающее напряжение (смотри график), то при некотором уровне Uп1 в момент t1 напряжение на выходе скачком переходит из состояния 0 в состояние 1. Если уменьшать напряжение на входе до некоторого напряжения Uп2 в момент t2 напряжение на выходе скачком переходит из состояния 1 в состояние 0. Явление несовпадения уровней Uп1 и Uп2 называется гистерезисом. Соответственно, передаточная характеристика триггера Шмидта обладает гистерезисным характером. Триггер Шмидта обладает памятью и используется для формирования прямоугольных импульсов из напряжения произвольной формы.

Триггеры широко используются как самостоятельные устройства, так и в качестве основы для более сложных устройств - счетчиков, регистров, запоминающих устройств. Посмотрим на типичную схему использования RS-триггера.

Рис. 7 Генератор одиночного импульса

В исходном состоянии на выходе Q микросхемы DD1 высокий уровень напряжения (триггер установлен в состояние 1). При нажатии на кнопку SB1 триггер обнуляется. При отпускании кнопки триггер переходит в прежнее состояние (на выходе Q лог. 1). Проблема схемы заключается в устранении дребезга контактов кнопки SB1.

RS-триггеры в ТТЛ - микросхемах (например, серии 133, 155, 1533, 531 и пр.) управляются лог. 0, в КМОП - микросхемах (например, серии 176, 561, 564, 1564 и пр.) - лог. 1.