- •1.5. Зонные диаграммы собственных и примесных
- •Внешнее напряжение изменяет не только потенциал , но и ширину обедненной области, а также зонную диаграмму на p-n-переходе. Для обратного напряжения ширина обедненной зоны будет увеличиваться
- •Зонная диаграмма на p-n-переходе при подключении внешнего напряжения тоже изменяется. При прямом напряжении искривление зон уменьшается, а при обратном – увеличивается.
- •1.9.4. Количественная оценка изменения концентрации
- •1.9.6. Реальная вах
- •1.9.7.2. Лавинный пробой
- •1.9.7.3. Тепловой пробой
- •2.1.1. Выпрямительные диоды
- •2.1.2. Кремниевый стабилитрон
- •2.1.3. Туннельный диод
- •2.2.2. Принцип действия биполярного транзистора
- •2.2.3. Схемы включения транзистора
- •2.2.3.1. Схема включения транзистора с об
- •2.2.3.1. Схема включения транзистора с об
- •2.2.3.2. Схема включение транзистора с оэ
- •2.2.3.3. Схема включения транзистора с ок
- •2.2.3.4. Сравнительный анализ трех схем включения
- •3.3.2.1. Мдп-транзистор со встроенным каналом
- •3.3.2.2. Мдп-транзисторы с индуцированным каналом
- •15. Стабилизация рабочей точки а. Эммитерная и коллекторная схемы стабилизации.
- •18. Классы усиления
- •20. Трансформаторный 2-тактный усилитель мощности.
- •21. Бестрансформаторый 2-тактный ум.
- •1.4. Логические элементы (лэ)
- •1.4.1. Общие сведения о логических элементах
- •1.4.2. Системы кодирования двоичных сигналов
- •1.4.3. Простейшие логические элементы и логические функции
- •1.4.4. Параметры логических элементов
- •1.6. Транзисторно-транзисторная логика
- •1.6.1. Традиционные базовые элементы ттл
- •30. Асинхронный rs-триггер на или-не, и-не лог. Элементах.
- •2.3.1. Асинхронный rs-триггер, тактируемый уровнем
- •31-32. Синхронизованный по уровню rs-триггер на и-не лог. Элементах.
- •2.3.2. Синхронный rs-триггер, тактируемый уровнем
- •2.6. Синхронный rs-триггер, тактируемый фронтом
- •33. Синхронизованный по уровню т-триггер на и-не лог. Элементах. По ms схеме.
- •2.8. Т-триггер, тактируемый фронтом
- •34. Универсальный jk триггер
- •2.9. Синхронный jk-триггер, тактируемый фронтом
- •2.9.1. Схема и ее работа
- •35. Счетчики импульсов. Классификация, параметры. Суммирующий последовательный счетчик импульсов.
- •4.1. Общие сведения о счетчиках
- •4.2. Последовательные счетчики
- •4.2.1. Последовательные счетчики
- •36. Двоичный вычитающий и реверсивный последовательные двоичные счетчики импульсов.
- •4.2.2. Последовательные счетчики со сквозным переносом
- •37. Недвоичные счетчики
- •4.4.1. Двоично-десятичный счетчик
- •38. Параллельные и сдвиговые регистры.
- •3. Регистры
- •3.1. Общие сведения
- •3.2. Разряд регистра
- •3.3. Параллельные регистры
- •3.4. Сдвиговые регистры
- •39. Цифровые устройства комбинационного типа. Полусумматор. Полный сумматор.
- •5.3. Сумматоры
- •5.3.1. Полусумматор
- •5.3.2. Полный сумматор (sm)
- •40. Последовательный, многоразрядный сумматор.
- •5.3.3. Многоразрядные сумматоры
39. Цифровые устройства комбинационного типа. Полусумматор. Полный сумматор.
Кроме рассмотренных ранее триггеров, регистров, счетчиков, которые относятся к последовательностным устройствам (устройствам с памятью), в цифровой схемотехнике находят широкое применение устройства другого типа – комбинационные устройства (устройства без памяти). Комбинационными устройствами называют функциональные узлы (блоки), логические состояния выходов которых (LOG1 или LOG0) определяются только комбинацией логических сигналов на входах блока (узла) в данный момент. Из-за отсутствия элементов памяти предыдущее состояние устройства (например, Qn в триггерах) не запоминается и не учитывается в формировании выходного сигнала. Комбинационные устройства широко используются в устройствах ввода-вывода (УВВ), устройствах управления (УУ), операционных устройствах (ОУ) и запоминающих устройствах (ЗУ) современных ЭВМ.
Комбинационные устройства могут собираться из отдельных микросхем малой степени интеграции – логических элементов типа И-НЕ, ИЛИ-НЕ и др. Логический элемент является простейшим комбинационным устройством. Однако чаще комбинационные устройства изготавливаются в виде микросхем средней степени интеграции (СИС) либо входят в состав БИС и СБИС (микросхем большой и сверхбольшой степени интеграции), которые часто выпускаются в виде программируемых логических матриц (ПЛМ) и программируемых логических интегральных схем (ПЛИС). ПЛМ и ПЛИСы будут рассмотрены ниже.
Комбинационный узел задается в виде словесного описания, таблицы истинности или алгебраического выражения (логического уравнения).
Таблица 5.1
А |
В |
F(A,B) |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
которое получается методами алгебры логики (см. приложение) из таблицы истинности. Комбинационные узлы могут выполнять очень сложные логические функции многих переменных.
Из многочисленных разновидностей комбинационных устройств наиболее распространены шифраторы и дешифраторы, преобразователи кодов, мультиплексоры и демультиплексоры, сумматоры.
Входные сигналы (входные переменные) комбинационных устройств принято обозначать символами [3] = А, , В, , С, , …, выходные сигналы (функции) символами F0, , F1, , … .
5.3. Сумматоры
Сумматором называют устройство для выполнения арифметических операций сложения (суммирования) двух двоичных чисел А и В. Как правило, числа А и В бывают многоразрядными (А0, А1, …, Аn-1, В0, В1, …, Вn-1), но могут быть и одноразрядными. Суммирование многоразрядных чисел производится путем поразрядного сложения (Ai + Bi) аналогично суммированию одноразрядных чисел. Поэтому основным узлом многоразрядных сумматоров является одноразрядный комбинационный сумматор (подробно рассмотрен далее).
О двоичном суммировании. Арифметические операции над двоичными цифрами в цифровых устройствах, с целью упрощения этих устройств, производятся по правилам (алгоритмам), существенно отличающимся от таковых в десятичных системах. В общих чертах особенности двоичных операций таковы:
- вычитание в узком смысле в двоичной системе заменяется операцией сложения. Вычитаемое перед сложением преобразуется в один из специальных кодов (обратный, дополнительный и др.). В табл. 5.13 приведены наиболее распространенные коды чисел от 0 до 15. В более общем виде операции суммирования и вычитания сводятся к суммированию положительных и отрицательных чисел. При этом отрицательные числа преобразуются в дополнительный или обратный код в зависимости от алгоритма сложения, а положительные числа не изменяются;
- умножение двоичных чисел сводится к операциям сдвига и сложения;
- деление двоичных чисел сводится к операциям сдвига и вычитания.
Таблица 5.13
Десятичное число |
Двоичное счисление |
Обратный код |
Дополнительный код | |||||||||
А3 |
А2 |
А1 |
А0 |
В3 |
В2 |
В1 |
В0 |
С3 |
С2 |
С1 |
С0 | |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
2 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
3 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
4 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
5 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
6 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
7 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
8 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
9 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
10 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
11 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
12 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
13 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
14 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
15 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
Таким образом, сложение (суммирование) двоичных чисел является основной арифметической операцией в современных цифровых устройствах, а основным блоком операционных устройств является сумматор, который используется также при вычитании, умножении и делении.