3.2. Разряд регистра

Основу разряда регистра составляет триггер. Однако схемы приема и выдачи могут содержать значительное количество логических элементов типа И-НЕ, ИЛИ-НЕ и др. Входы разряда могут быть однофазными или парафазными, для приема одного числа или нескольких чисел. Прием может вестись в прямом и инверсном коде. Выход разряда регистра также может быть однофазным или парафазным, в прямом или инверсном коде [3]. На рис. 3.2 приведены разряды регистра для приема одного числа А и выдачи прямого кода хранимого числа. Однофазный по входу и выходу разряд на RS_­t-триггере (рис. 3.2,а) требует предварительной установки нуля, т.е. является двухтактным. Однотактный однофазный разряд

(рис. 3.2,б) является более быстродействующим, но требует дополни-тельного инвертора на входе. На рис. 3.2,в представлен однофазный по входу разряд на D-триггере. На рис. 3.2,г показан парафазный по входу и по выходу разряд на RS_t-триггере. На вход одновременно поступают прямой (А) и инверсный () коды разрядов числа, а с выхода разряда триггера выдаются прямой (Q) и инверсный () коды хранимого разряда числа. Прием кода числа в разряд происходит только в тот момент, когда имеется синхросигнал на входеC, являющийся командой на прием числа A.

На рис. 3.3 приведены схемы разряда регистра, на вход которого может приниматься либо код числаА (при наличии синхросигнала С_А, являю-

щегося командой на прием числа А), либо код числа В (при наличии синхросигнала С_В).

3.3. Параллельные регистры

Регистры с параллельным приемом и выдачей кода числа используются для хранения кода числа (информации) и называются регистрами памяти. Для построения разрядов параллельных регистров используют разряды, приведенные на рис. 3.2,а,б,в, если ввод информации однофазный, и разряды, приведенные на рис. 3.2,г, если ввод парафазный. При этом могут использоваться как тактируемые уровнем D-, RS-триггеры, так и тактируемые фронтом D_t-, RS_t-триггеры.

На рис. 3.4,а приведена схема параллельного регистра на D-триггерах, тактируемых уровнем, на рис. 3.4,б – схема на RS_t-триггерах, тактируемых фронтом при однофазном входе. На рис. 3.4,в приведена схема регистра на RS_t-триггерах при парафазном входе и парафазном выходе.

Если информация на вход может поступать из нескольких источников (чисел А, В), а с выхода могут сниматься прямой M или инверсный N коды, используются схемы разряда, приведенные на рис. 3.3,а,б,в.

3.4. Сдвиговые регистры

Сдвиговые регистры также могут использоваться как регистры памяти, но кроме этого они позволяют производить преобразование записанной в них информации. На рис. 3.5,а приведена схема однофазного сдвигового регистра на D_t-триггерах (с внутренней задержкой). Следует отметить, что сдвиговые регистры строятся только на триггерах с внутренней задержкой (D_t-, RS_t-, JK_t-триггерах). Разряд регистра соответствует рис. 3.2,в. Вместо D_t-триггеров могут использоваться разряды на RS_t-триггерах (см. рис. 3.2,б).

На рис. 3.5,б приведена схема двухфазного по входу и выходу реги-стра, разряды которого выполнены по типу рис. 3.2,г. В регистрах, схемы которых приведены на рис. 3.5,а,б, осуществляется последовательный прием и выдача информации. Вводимое число А поразрядно, начиная со старшего разряда А₃, вводится на вход младшего разряда регистра (разряда 0) при поступлении синхроимпульсов С. Так, при поступлении первого синхроимпульса С старший разряд числа А₃ записывается в разряд 0. При поступлении второго синхроимпульса С содержимое разряда 0 (т.е. А₃) переписывается в следующий разряд (разряд 1), а в разряд 0 записывается разряд А₂ числа А. Каждый импульс С продвигает содержимое регистров на один разряд вправо (что и дало название «сдвиговый»). Для записи числа А с m разрядами нужно подать m синхроимпульсов. Для выдачи числа А с выхода старшего разряда (разряда 3) потребуется еще m синхроимпульсов. Таким образом, последовательные регистры для приема и выдачи требуют больше времени, чем параллельные.

Для сдвига влево (в сторону младшего разряда) нужно выходы последующих (старших) разрядов соединить с входами предшествующих (младших), как показано на рис. 3.5,в: Q₃ соединен с D₂, Q₂ – c D₁, Q₁ – c D₀. На вход регистра (вход D₃) вводится поразрядно двоичное число А, начиная с младшего разряда А₀. С выхода регистра (выход Q₀) число А выводится поразрядно, начиная с младшего разряда А₀.

Сдвиг числа А в регистре на один разряд вправо (в сторону старшего разряда) соответствует умножению числа А на 2, а сдвиг влево – делению на 2. Поэтому сдвиговые регистры используют для умножения и деления двоичных чисел [3]. Сдвиговые регистры могут иметь более сложные схемы, чем приведенные на рис. 3.5, с более сложными функциями. Так, приведенные схемы могут легко быть дополнены параллельным выходом, как указано пунктиром на рис. 3.5,а.