Шумахер У. Полупроводниковая электроника

Рис. 6.15. В микросхемах EDO DRAM данные остаются на выходах даже тогда, когда сигнал CAS становится неактивным.

Большинство процессоров считывают данные из памяти в 4-битном пакетном режиме. Оптимальный режим передачи данных между процессором и модулем памяти достигается в том случае, когда процесс записи или чтения данных занимает не более одного цикла тактового сигнала. Но ни для микросхем, построенных по архитектуре FPM, ни для микросхем архитектуры EDO это невозможно, поскольку в обоих случаях увеличение разрядности шины данных на один бит требует добавления новой адресной линии. А это означает добавление одного или более циклов ожидания между тактовыми импульсами.

Предположим, что данные, которые необходимо считать из модуля памяти, находятся на странице, которая уже была открыта. Тогда для чтения 4-битного пакета при условии, что память работает с тактовым сигналом частотой 66 МГц, потребуются 5/3/3/3 циклов (для памяти с архитектурой FPM) или 5/2/2/2 циклов (для памяти EDO). В обоих случаях первая цифра относится к количеству тактов ожидания доступности первого бита, остальные цифры — количество тактов ожидания для последующих битов.

6.3.2. Синхронная DRAM

Синхронная DRAM (SDRAM) представляет собой усовершенствованную архитектуру, в соответствии с которой работа модуля памяти осуществляется в синхронном режиме с управлением по шине процессора. Это повышает скорость работы и снижает стоимость разработки всей системы в целом.

В модуле SDRAM все входные и выходные сигналы синхронизируются тактовыми импульсами, поступающими по внешней системной шине; считывание сигналов управления осуществляется по нарастающему фронту тактовых импульсов. При использовании такого подхода стало возможным записывать и считывать данные по каждому тактовому импульсу. При этом данные появляются на соответствующих выходах с 10-нс интервалом (при частоте системной шины 100 МГц). Необходимо лишь задать стартовый адрес для считываемого пакета данных; адреса последующих битов в пакете указывать не надо. К сожалению, для модулей SDRAM время считывания первого бита остаётся таким же, как и для модулей FPM и EDO (Рис. 6.16). Это означает, что даже в самом благоприятном случае для 4-битного пакета данных мы будем иметь последовательность циклов считывания 5/1/1/1. Впрочем, уже это позволяет заполнять «быструю» (SRAM) кэш-па- мять микросхемы SDRAM без использования дополнительных тактов ожидания.

Тактовые

импульсы tCLK =10 нс

——– RAS

Рис. 6.16. При работе SDRAM данные появляются на соответствующих выходах с интервалом в 10 нс.

Одна из особенностей применения SDRAM состоит в том, что длина считываемого пакета данных, как и время задержки до появления на выходе микросхемы первого бита данных (так называемая латентность ОЗУ) могут быть запрограммированы с использованием специально предназначенной для этого команды; таким образом, модуль памяти всегда может быть задействован наиболее оптимальным обра-

зом. Кроме того, SDRAM содержит два или более независимых банка данных, обращение к которым может производиться одновременно. Биты данных, поступающие с выходов различных банков, могут накладываться (по времени) друг на друга, что практически сводит к нулю эффективное время предзаряда при обновлении DRAM и длительность цикла ожидания при первом обращении к памяти. Таким образом, обеспечивается возможность работы с непрерывным потоком данных при осуществлении операций чтения и записи на частоте 133 МГц.

6.3.3.Микросхемы памяти с удвоенной скоростью передачи данных

При работе микросхем памяти с внешним интерфейсом, соответствующим стандарту низковольтной TTL-логики (LVTTL), на частотах выше 150 МГц уровень их энергопотребления, связанный с выполнением операций ввода/вывода данных, возрастает настолько, что оказывается сопоставимым с уровнем энергопотребления устройств стандарта SSTL (сверхбыстродействующей TTL-логики). Для более высоких частот использование интерфейсов LVTTL становится ещё более невыгодным не только с точки зрения повышенного энергопотребления, но и вследствие искажения формы сигнала. Поэтому модули памяти с интерфейсом SSTL всегда пользовались спросом и предлагались к продаже как для SDRAM первых поколений, так и в настоящее время. Однако необходимо заметить, что современные материнские платы рассчитаны на поддержку только SDRAM-памяти с интерфейсом LVTTL.

Необходимость реализации систем со скоростью передачи 200 Мбит/с и более на один вывод шины данных потребовала новых оптимизированных решений, в том числе связанных с изменением интерфейсных протоколов ввода/вывода. Для того чтобы достичь указанной высокой скорости обмена, было решено, что поддерживать её необходимо только при передаче данных, но не при передаче команд и адресов. Так появились микросхемы SDRAM с удвоенной скоростью передачи данных (Double Data Rate — DDR). Их архитектура такова, что чтение и запись слов данных осуществляется как по нарастающему, так и по спа-

дающему фронту тактового сигнала. Тактовая частота может быть снижена до комфортных 100 МГц; при этом скорость передачи данных будет эквивалентна SDRAM, работающей на частоте 166 МГц.

К тому моменту, когда в 2004 году на рынке появились микросхемы SDRAM нового стандарта DDR2 (соответственно, микросхемы первого поколения начали называть DDR1), в системах с тактовой частотой 200 МГц были достигнуты предельные значения скорости передачи данных, соответствующие 400 Мбит/с на один вывод. Таким образом, по сравнению с обычными SDRAM, микросхемы DDR SDRAM обеспечивают значительное повышение производительности системы при сохранении многих положительных характеристик SDRAM. Такой эволюционных подход к улучшению параметров продукции особенно хорош с точки зрения её массового производства.

6.3.4.Стандартизированные модули памяти для ПК

В настоящее время при использовании микросхем памяти принято не запаивать их непосредственно в системную плату компьютера, а вставлять в специальные разъёмы на системной плате, предназначенные для установки так называемых модулей памяти. Таким образом, пользователь имеет возможность без проблем наращивать объём памяти ПК при его модернизации. Классификация модулей памяти для ПК (Рис. 6.17) включает в себя несколько стандартизированных семейств этих устройств, которые, кроме того, различаются по объёму памяти.

Первыми появились модули памяти SIMM (Single In-line Memory Module), которые были разработаны под 72-контакт- ный плоский разъём с однорядным расположением выводов и поддерживали как 32-битную шину данных без контроля чётности, так и 36-битную шину с контролем чётности. Напряжение питания этих модулей составляло 5 В. Данный стандарт был ориентирован на использование микросхем асинхронной динамической памяти, отвечающих спецификациям FPM или EDO.

Модули DIMM (Dual In-line Memory Module) с двухрядным расположением выводов являются развитием семейства

SIMM. Их можно рассматривать как два модуля SIMM, размещённых на одной печатной плате. Первые модули этого типа имели 168 выводов, по 84 вывода с каждой стороны печатной платы, и шину данных двойной, по сравнению с SIMM, ширины. При этом назначение выводов, расположенных с одной стороны печатной платы модуля, отличается от назначения выводов, расположенных с другой стороны, и выводы не являются взаимозаменяемыми. В составе этих модулей с напряжением питания 3.3 В использовались и асинхронные микросхемы DRAM, и синхронные SDRAM.

Существуют две разновидности модулей DIMM: буферизированные и небуферизированные. В состав буферизированных DIMM включён специальный буфер, через который поступает большинство входных сигналов. Наличие буфера позволяет снизить входную ёмкость модуля почти до 10 пФ, что имеет существенное значение в системах с большим количеством разъёмов DIMM (обычно подобные системы использовались в качестве серверов). Небуферизированные модули DIMM, как не трудно догадаться, буфера не имеют. Взамен этого, они предоставляют возможность использования в них микросхем FPM DRAM и EDO DRAM, а также микросхем синхронной памяти SDRAM.

Все перечисленные выше модули были разработаны под один и тот же тип разъёма, что означало их взаимозаменяемость (если это поддерживалось материнской платой); в ряде случаев они даже могли использовать-

ся совместно в смешанных наборах. Таким образом, производители ПК имели возможность обеспечить необходимую гибкость в комплектации своей продукции, даже на этапе её поставки потребителям. В небуферизованных модулях DIMM впервые была реализована функция SPD (Serial Presence Detect — обнаружение присутствия последовательности). В состав модуля памяти включается дополнительная энергонезависимая память EEPROM с интерфейсом последовательного доступа к данным, содержащая все сведения о модуле (объём памяти, её организация, электрические характеристики микросхем и т.п.). Эти данные могут быть считаны и обработаны процессором, что даёт возможность контроллеру памяти выбрать оптимальный режим работы с установленными на процессорную плату модулями DIMM. С появлением модулей, поддерживающих функцию SPD, стала возможной и практическая реализация оптимизированного режима plug&play.

Для КПК и ноутбуков выпускаются специальные малогабаритные модули SODIMM (Small Outline DIMM). В переносных компьютерах с 64-битной шиной данных используется семейство SO-DIMM с 144-контактным разъёмом. Модули этого семейства могут комплектоваться как микросхемами EDO DRAM, так и микросхемами SDRAM. Благодаря своим небольшим размерам (67.5 мм в длину и 25.4 мм в высоту), эти модули очень быстро нашли применение практически во всех моделях портативных компьютеров.

использоваться и микросхемы DDR SDRAM. В этом случае количество выводов буферизированных и небуферизированных модулей равно 184, а модули SO-DIMM имеют 200 выводов. На Рис. 6.18 показан модуль SO-DIMM с установленными в него микросхемами DDR-SDRAM, которые обеспечивают скорость передачи данных 266 Мбит/с и имеют общий объём памяти

512Мбайт.

Вмодулях, предназначенных для размещения микросхем памяти следующего поколения (DDR2), количество выводов возросло до 200 для обычных модулей и до 240 для SO-DIMM. Это связано с увеличением количества сигналов (в первую очередь, сигналов стробирования данных), необходимых для обслуживания протоколов безопасной передачи данных.

Рис. 6.18. Модули SO-DIMM, применяющиеся в переносных компьютерах. На рисунке показан модуль, объём памяти которого составляет 512 Мбайт.

Более подробные сведения о рассмотренных выше приборах и модулях можно найти в доступных широкому кругу пользователей спецификациях микросхем производства компании Infineon.

INFSEMI_2-Text.fm, стр. 256 из 589 (September 3, 2010, 17:05)

2567. МИКРОКОНТРОЛЛЕРЫ7. Микроконтроллеры

7.1. Введение

Давным-давно, в семидесятые годы прошлого века, первые микропроцессоры, едва только появившись на рынке, сразу же нашли применение в системах автоматического управления. Конечно, они использовались совместно с дополнительными модулями, такими как микросхемы ОЗУ (RAM), микросхемы ПЗУ (ROM) и различные устройства ввода/вывода, включая интерфейсы UART или USART. Первоначально все эти компоненты размещались на общей печатной плате с микропроцессором, образуя в совокупности некий блок управления.

Дальнейшие попытки разработчиков разместить как можно большее количество этих периферийных компонентов на одном кристалле с процессором привели в итоге к созданию полнофункционального однокристального микроконтроллера. К концу 1970-х годов в массовом производстве находилось уже несколько типов таких восьмибитных устройств, снабжённых встроенным ОЗУ, контроллером последовательного интерфейса, таймерами и (опционально) ПЗУ. В 1980 году на рынок вышел микроконтроллер Intel 8051, который практически сразу же стал стандартом де-факто для 8-битных устройств. Он и в настоящее время продолжает выпускаться в самых различных модификациях (подробнее о них см. ниже в разделе 7.2).

Главной движущей силой в дальнейших разработках микроконтроллеров стало стремление обеспечить более высокую сложность и быстродействие при улучшенном соотношении цена/эффективность. В настоящее время для большинства высокопроизводительных систем стандартом является использование 16-битных микроконтроллеров, которые выпускаются во всём мире в огромных количествах (они подробно описаны в разделе 7.3). Ну, а в самых сложных областях применения существует всё более явная тенденция к использованию контроллеров с 32-битной шиной данных (подробнее о них см. в разделе 7.4).

7.2. Восьмибитные микроконтроллеры

7.2.1. Введение

Семейство 8-битных микроконтроллеров C500 производства компании Infineon с точки зрения архитектуры и программного обеспечения полностью совместимо со всеми стандартными микроконтроллерами семейства 8051. Наиболее полная совместимость «вверх» осуществляется с микроконтроллерами SAB 80C52/80C32. Будучи построенными на основе той же процессорной архитектуры, что и SAB 80C52/80C32, микроконтроллеры семейства C500 имеют более развитый набор встроенных периферийных устройств, наилучшим образом адаптированных к сфере их применения и отличающихся повышенной надежностью функционирования.

В данной главе архитектура и особенности применения микроконтроллеров семейства С500 рассмотрены лишь в общих чертах. Более подробные сведения можно найти в руководстве пользователя и техническом описании конкретной модификации микроконтроллера.

7.2.2. Организация памяти

Ресурсы памяти микроконтроллеров семейства С500 разделяются на память данных и память программ, которые, в свою очередь, могут быть как внутренними (размещёнными в том же полупроводниковом кристалле, что и ядро микроконтроллера), так и внешними. Принцип разделения памяти микроконтроллеров этого семейства типичен для процессоров гарвардской архитектуры, в соответствии с которой, как известно, данные и программы хранятся в различных областях памяти. Обращение к периферийным устройствам, размещённым на кристалле, реализовано через регистры специальных функций (Special Function Register — SFR).

Доступные области памяти имеют различные размеры. Как указано в Табл. 7.1, существуют три различных типа памяти и шесть возможных областей физического размещения памяти различных типов.

Память программ

Память программ микроконтроллеров семейства С500 может размещаться: в модуле внешней памяти, во внутренней памяти (встроенное ПЗУ) или частично во внутренней памяти, а частично во внешней. Если на выводе EA (управления внешним доступом) микроконтроллера присутствует сигнал НИЗКОГО уровня, то С500 будет всегда исполнять программу, находящуюся во внешней памяти.

Если та или иная модификация микроконтроллера С500 не имеет встроенного ПЗУ, то единственным местом, где может физически размещаться исполняемая программа, является внешняя память. В случае, когда микроконтроллер имеет внутреннее ПЗУ, обычно именно оно и используется для хранения программы. Для того чтобы задействовать внутреннее ПЗУ, необходимо подать на вход EA процессора сигнал ВЫСОКОГО уровня. При соблюдении этого условия микроконтроллер исполняет команды из внутреннего ПЗУ до тех пор, пока адреса этих команд не выходят за верхнюю границу адресного пространства указанного ПЗУ. Если адрес, находящийся в счётчике команд (PC), превышает верхнюю границу адресов внутреннего ПЗУ (например, при выполнении команды JUMP), то будет выполнена команда, расположенная во внешней памяти. Когда же адрес исполняемой команды вновь окажется в диапазоне адресов внутреннего ПЗУ, команда снова будет считана из этой области памяти.

На Рис. 7.1 приведены типичные конфигурации памяти программ для процессоров семейства С500, как при EA = 0, так и при EA = 1. Верхняя граница адресного пространства ПЗУ, показанная на Рис. 7.1, со-

ответствует модификациям микроконтроллера С500 с 8 Кбайт внутренней памяти программ. У других контроллеров этого семейства, с иным объёмом внутреннего ПЗУ, граница соответствующим образом смещена.

Положение границы области адресов ПЗУ зависит от версии микроконтроллера семейства C500.

Рис. 7.1. Конфигурация ПЗУ (на примере микроконтроллера С501).

Память данных

Память данных микроконтроллеров семейства С500 подразделяется на внешнюю

ивнутреннюю области. Для внутренней памяти данных используется 8-битный адрес, при обращении к внешней памяти данных

ивнутренней расширенной памяти XRAM используются как 8-битные, так и 16-бит- ные адреса.

Сброс микроконтроллера не оказывает никакого влияния на содержимое внутренней памяти данных. Сразу после включения питания содержимое этой области памяти может быть произвольным, но следует подчеркнуть, что если питание не отключалось,

1) Опционально. Наиболее простые модели микроконтроллеров

семейства C500 работу с этой областью адресов внутреннего ОЗУ не поддерживают.

16 байт содержат 128 бит, каждый из которых может быть адресован независимо от остальных

то текущее содержимое внутренней памяти данных остаётся неизменным как в процессе, так и после подачи сигнала RESET. Кроме того, содержимое внутренней памяти XRAM сохраняется неизменным и в режиме пониженного энергопотребления.

Внутренняя память данных

Адресное пространство внутренней памяти данных состоит из трёх блоков, обращение к которым осуществляется независимо: нижние 128 байт внутреннего ОЗУ данных, верхние 128 байт внутреннего ОЗУ данных и 128 байт области регистров специальных функций (SFR).

Кроме того, нижняя область ОЗУ данных и область регистров специального назначения содержат по 128 бит памяти данных каждая, содержимое которой 3может быть изменено с помощью специальных команд

побитно и независимо от содержимого остальных ячеек ОЗУ.

Положение границы адресного пространства, разделяющей внутренние память данных и память программ, зависит от конкретной версии микроконтроллера семейства С500.

На Рис. 7.2 представлена структура трёх основных областей внутреннего ОЗУ. Нижняя область адресов ОЗУ данных (00h…7Fh) может быть адресована непосредственно (например, MOV A,адрес) или косвенно (например, MOV A,@R0, где адрес содержится в регистре R0). Адреса 20h…2Fh выделены под специальную область ячеек памяти, которая имеет объём 128 бит (16 байт). В этой области ОЗУ данных поддерживается прямая адресация к каждому из битов, значения которых могут устанавливаться независимо от других. Соответственно, нулевой бит байта этой области