- •2. Сравнительная оценка базовых логических элементов
- •4. Типы корпусов микросхем
- •5. Условное графическое обозначение микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •12. Карты Карно для двух, трех, четырех и пяти переменных. Порядок минимизации функций с помощью карт Карно. Примеры минимизации
- •17. Комбинационные устройства: определение, методика проектирования
- •18. Шифраторы
- •19. Дешифратор
- •22, Преобразователи кодов
- •24, Мультиплексоры
- •25. Мультиплексорное дерево
- •27. Демультиплексоры
- •28. Сумматоры и полусумматоры
- •31. Многоразрядные двоичные сумматоры
- •33. Двоичные компараторы
- •35. Мажоритарный элемент
- •36. Программируемые логические матрицы
- •40. Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм
- •43. Последовательностные устройства: определение, основные типы устройств, методика проектирования
- •44. Триггеры
- •45. Классификация триггеров по функциональному назначению
- •46. Регистры
- •47. Регистры хранения
- •48. Регистры сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики
- •52. Вычитающий и реверсивный счетчик
- •53. Декадный счетчик
- •64) Постоянные запоминающие устройства
- •65) Увеличение объема памяти запоминающих устройств
- •66) Назначение цап и ацп
- •67) Основные характеристики цап и ацп
- •68) Цап с матрицей взвешенных резисторов
- •69) Цап с матрицей r-2r
- •71) Области применения цап
- •72) Ацп времяимпульсного типа
- •73) Ацп с двойным интегрированием
- •74) Ацп параллельного преобразования (прямого преобразования)
- •75) Ацп последовательного счета (развертывающего типа)
- •76) Ацп следящего типа
- •77) Ацп последовательного приближения (поразрядного уравновешивания)
- •78) Области применения ацп
- •79) Схема выборки и хранения
- •85) Общая структура и принципы функционирования микропроцессорных систем
- •91. Способы адресации операндов. Особенности способов адресации.
- •92. Формат типовой команды микропроцессора. Одноадресные, двухадресные, и трехадресные команды. Классификация групп операций микропроцессора.
- •93. Команды пересылки. Команды арифметических и логических операций.
- •94. Команды сдвига. Команды сравнения и тестирования. Команды управления процессором.
- •95. Команды битовых операций. Операции управления программой.
- •96. Структурная схема, физический интерфейс и условное графическое обозначение однокристального микроконтроллера (мк) к1816ве48.
- •97) Структурная организация центрального процессора мк к1816ве48.
- •98) Организация памяти программ и данных мк к1816ве48.
- •99) Организация системы ввода-вывода мк к1816ве48.
- •100) Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101) Средства расширения памяти программ мк к1816ве48: интерфейс, схе-мы подключения, временные диаграммы.
- •102) Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103) Средства расширения ввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
22, Преобразователи кодов
Преобразователи кодов используются для шифрации и дешифрации цифровой информации и преобразуют -элементный код в-элементный. Соотношения между числамиимогут быть любыми:,,.
Рассмотрим пример преобразования кода 8421 в код 2421. В таблице 2.8 приведено соответствие комбинаций обоих кодов.
Таблица 2.8
Код 8421 |
Код 2421 | |||||||
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 | |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 | |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 | |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 | |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 | |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 | |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 | |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 | |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 | |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 | |
1 |
0 |
1 |
0 |
* |
* |
* |
* | |
1 |
0 |
1 |
1 |
* |
* |
* |
* | |
1 |
1 |
0 |
0 |
* |
* |
* |
* | |
1 |
1 |
0 |
1 |
* |
* |
* |
* | |
1 |
1 |
1 |
0 |
* |
* |
* |
* | |
1 |
1 |
1 |
1 |
* |
* |
* |
* |
Каждая из переменных ,,,может рассматриваться функцией аргументов,,,и, следовательно, представлена через эти аргументы соответствующим логическим выражением. Для получения указанных логических выражений представим переменные,,,таблицами истинности в форме карт Карно (рис. 2.12).
Получим минимальную форму логических выражений, представленных через операции И, ИЛИ, НЕ и через операцию И–НЕ:
; ;
; . (2.36)
; ;
; . (2.37)
Рис. 2.12. Карты Карно для преобразователя кода 8421 в код 2421
На рис. 2.13 приведена логическая структура преобразователя кодов, построенная на элементах И–НЕ.
24, Мультиплексоры
Устройство, которое осуществляет выборку одного из нескольких входов и подключает его к своему выходу, называется мультиплексором. Мультиплексор имеет несколько информационных входов (,, …), адресные входы (,, …), вход для подачи стробирующего сигналаи один выход. На рис. 2.19,а показано символическое изображение мультиплексора с четырьмя информационными входами.
Рис. 2.19. Мультиплексоры
Каждому информационному входу мультиплексора присваивается номер, называемый адресом. При подаче стробирующего сигнала на вход мультиплексор выбирает один из информационных входов, адрес которого задается двоичным кодом на адресных входах, и подключает его к выходу. Число информационныхи адресныхвходов связаны соотношением.
Функционирование мультиплексора определяется таблицей 2.12.
Таблица 2.12
Адресные входы |
Стробирующий сигнал |
Выход | |
0 |
0 | ||
0 |
0 |
1 | |
0 |
1 |
1 | |
1 |
0 |
1 | |
1 |
1 |
1 |
При отсутствии стробирующего сигнала () связь между информационными входами и выходом отсутствует (). При подаче стробирующего сигнала () на выход передается логический уровень того из информационных входов, номер которогов двоичной форме задан на адресных входах. По таблице истинности можно записать следующее логическое выражение для выхода:
. (2.50)
Построенная по этому выражению принципиальная схема мультиплексора приведена на рис. 2.19,б.
В тех случаях, когда требуется передавать на выходы многоразрядные входные данные в параллельной форме, используется параллельное включение мультиплексоров по числу разрядов передаваемых данных.