Энциклопедия PC

716 Глава12. Шинырасширения

шины PCI нет, но агент шины может сам выступать в роли задатчика, поддерживая высокопроизводительный обмен с памятью (и не только), не занимая ресурсов центрального процессора. Таким образом, к примеру, может быть реализован обмен в режиме DMA с устройствами IDE, подключенными к контролеру PCI IDE (см. п. 13.1.9). Спецификация PCI требует перемещаемости всех занимаемых ресурсов в пределах доступного пространства адресации. Это позволяет обеспечивать бесконфликтное распределение ресурсов для многих устройств (функций). Для управления устройствами рекомендуется вместо портов ввода-вывода по возможности использовать ячейки памяти. Одно и то же функциональное устройство может быть сконфигурировано по-разному, отображая свои регистры либо на пространство памяти, либо на пространство ввода-вывода. Драйвер может определить текущую настройку, прочитав содержимое регистра базового адреса устройства, — признаком пространства ввода-вывода будет единичное значение бита 0 (см. п. 12.5.10). Драйвер также может определить и номер запроса прерывания, которыйиспользуетсяустройством.

12.5.1. Шины, логическиеустройстваи функцииPCI

Для шины PCI принята иерархия понятий, идентифицирующих конкретное устройство. Эта иерархия требуется на этапе конфигурирования, когда производится опрос присутствующих устройств и их потребностях в ресурсах (пространствах памяти и ввода-вывода, а также запросах прерывания). В дальнейшей регулярной работе устройства будут отзываться на обращения по назначенным им адресам, доведеннымдосведениясвязанныхснимимодулейПО.

Устройством PCI называется микросхема или карта расширения, использующая для идентификации выделенную ей линию IDSEL Устройство может быть многофункциональным, то есть состоять из множества так называемых функций. Каждой функции отводится конфигурационное пространство в 256 байт (см. п. 12.5.10). Номер функции (function number), к которой производится обращение в конфигурационных транзакциях, передается по линиям AD[10:8] (младшие линии требуются для адресации регистров внутри конфигурационного пространства). Таким образом, устройство может содержать до 8 функций. Простые (однофункциональные) устройства, в зависимости от реализации, могут отзываться либо на любой номер функции (игнорировать значение AD[10:8] в конфигурационном цикле), либо только на номер функции 0. Многофункциональные устройства должны отзываться только на конфигурационные циклы с номерами функций, длякоторыхимеетсяконфигурационноепространство. Приэтомфункция с номером 0 должна быть обязательно, номера остальных функций назначаются произвольно.

На одной шине PCI может присутствовать несколько устройств, каждое из которых имеет свой номер устройства (device number). И, наконец, в системе может присутствовать несколько шин PCI, каждая из которых имеет свой номер шины(PCI bus number). Шинынумеруются последовательно; шина, подключенная кглавномумосту, имеетнулевойномер.

Низкий уровень указывает на незавершенность цикла слежения за когерентностью памятиикэша. Необязательный сигнал, используется только

___________устройствами шиныскэшируемой памятью_____________________

___________абонентами шины с кзшируемой памятью при алгоритме обратной записи____

ТСК_________Test Clock — синхронизация тестового интерфейса JTAG_______________

TDI_________Test Data Input — входные данные тестового интерфейса JTAG__________ ТОО________Test Data Output — выходные данные тестового интерфейса JTAG________ TMS________Test Mode Select —

выбор режима для тестового интерфейса JTAG________ TRST________Test Logic Reset — сброс тестовой логики________________________

В каждый момент времени шиной может управлять только один мастер, получивший на это право от арбитра. Каждый мастер имеет пару сигналов — REQ# для запроса на управление шиной и GNT# для подтверждения предоставления управления шиной. Устройство может начинать транзакцию (устанавливать сигнал FRAME*) только при активном полученном сигнале GNT#. Снятие сигнала GNT# не позволяет устройству начать следующую транзакцию, а при определенных условиях (см. ниже) заставляет прекратить начатую транзакцию. Арбитражем запросов на использование шины занимается специальный узел, входящий в чипсет системной платы. Схема приоритетов (фиксированный, циклический, комбинированный) определяется программированием арбитра.

Для адреса и данных используются общие мультиплексированные линии AD. Четыре мультиплексированные линии С/ВЕ[3:0] обеспечивают кодирование команд в фазе адреса и разрешения байт в фазе данных. В начале транзакции мастер активизирует сигнал FRAME*, по шине AD передает целевой адрес, а по линиям С/ВЕ# — информацию о типе транзакции (команде). Адресованное ЦУ отзывается сигналом DEVSEL*. Мастер указывает на свою готовность к обмену данными сигналом IRDY#, эта готовность может быть выставлена и раньше получения DEVSEL*. Когда к обмену данными будет готово и ЦУ, оно установит сигнал TRDY#. Данные по шине AD передаются только при одновременном наличии сигналов IRDY# и TRDY#. С помощью этих сигналов мастер и ЦУ согласуют свои скорости, вводя такты ожидания. На рис. 12.4 приведена временная диаграмма обмена, в которой и мастер, и ЦУ вводят такты ожидания. Если бы они оба ввели сигналы готовности в конце фазы адреса и не снимали их до конца обмена, то в каждом такте после фазы адреса передавались бы по 32 бита данных, что обеспечило бы выход на предельную производительность обмена.

12.5. Шина PCI 719

Data 1 X. — — Г Data 2Л— —

Рис. 12.4. ЦиклобменанашинеPCI

Каждая транзакция на шине должна быть завершена планово или прекращена, при этом шина должна перейти в состояние покоя (сигналы FRAME* и IRDY# пассивны). Завершение транзакции выполняется либо по инициативе мастера, либо поинициативеПУ.

Мастерможетзавершитьтранзакциюоднимизперечисленныхнижеспособов.

т Нормальное завершение (Comletiori) выполняется по окончании обмена данными.

*Завершение по тайм-ауту (Time-out) происходит, когда во время транзакции у мастера отбирают право на управление шиной (снятием сигнала GNT*) и истекает время, указанное в его таймере Latency Timer. Это может случиться, если адресованное ЦУ оказалось непредвиденно медленным или запланирована слишком длинная транзакция. Короткие транзакции (соднойдвумя фазами данных) даже в случае снятия сигнала GNT* и срабатывания таймера завершаются нормально.

а Транзакция отвергается (Master-Abort), когда в течение заданного времени мастернеполучаетответаЦУ(DEVSEL#).

Транзакция может быть прекращена по инициативе ЦУ, для этого оно может ввести сигнал STOP*. Возможны три типа прекращения.

тПовтор (Retry) — сигнал STOP* вводится при пассивном состоянии TRDY# до первой фазы данных. Эта ситуация возникает, когда ЦУ из-за внутренней занятости не успевает выдать первые данные в положенный срок (16 тактов). Повтор является указанием мастеру на необходимость нового запуска той же транзакции.

«Отключение (Disconnect) — сигнал STOP* вводится во время или после первой фазы данных. Если STOP* введен при активном сигнале TRDY* очередной фазы данных, то эти данные передаются и на том транзакция завершается. Если STOP* введен при пассивном сигнале TRDY*, то транзакция завершается без передачи данныхочередной фазы. Отключение про-

720 Глава12. Шинырасширения

изводится, когда ЦУнеспособно своевременно выдать или принять очереднуюпорциюданных пакета.

* Отказ (Target-Abort) — сигнал STOP* вводится одновременно со снятием DEVSEL# (в предыдущих случаях во время появление сигнала STOP# сигнал DEVSEL* был активен). После этого данные уже не передаются. Отказ вводится, когда ЦУ обнаруживает фатальную ошибку или иные условия, по которым оноуженикак несможет обслужить данный запрос.

Использование трех типов прекращения вовсе не обязательно для всех ЦУ, однако любой мастер должен быть готов к завершению транзакций по любой из этих причин.

12.5.3. Таймеры, задержкиибуферы

Работа шины контролируется несколькими таймерами, не позволяющими попусту расходовать такты шины и обеспечивающими планирование распределения полосыпропускания.

Каждое ЦУ должно достаточно быстро отвечать на адресованную ему транзакцию. Задержка первой фазы данных не должна превышать 16 тактов шины. Кроме того, ЦУ имеет инкрементный механизм слежения за длительностью циклов (Incremental Latency Mechanism), который не позволяет интервалу между

соседними фазами данных в пакете (target subsequent latency) превышать 8 тактов шины.

Инициатортоженедолжензадерживать поток— незадерживатьфазыданных. Каждыймастер, способныйсформировать пакетсболеечемдвумяфазамиданных, должен иметь собственный программируемый таймер задержки (Latency Timer), регулирующий поведение мастера, когда у негоотбираютправоуправления шиной. В зависимости от исполняемой команды и состояния сигналов мастер должен либо сократитьтранзакцию, либопродолжатьеедозапланированногозавершения.

При конфигурировании устройства-мастеры сообщают свои потребности, указывая максимально допустимую задержку предоставления доступакшине(Max_Lat) и минимальное время, на которое им должно предоставляться управление шиной (Min_GNT). Эти потребности определяются присущим устройству темпом передачи данныхиегоорганизацией.

Для максимального использования возможностей шины устройства должны иметь буферы, чтобы накапливать в них данные для пакетных транзакций. Рекомендуется для устройств со скоростью передачи данных до 5 Мбайт/с иметь буфер, по крайней мере, на 4 двойных слова. Для более высоких скоростей рекомендуется буфер на 32 двойных слова. Для обмена с системной памятью наиболее эффективнытранзакции, работающиесцелымистрокамикэша, чтотожеучитывают при определении размера буфера. Однако увеличение размера буфера может вызвать трудности при обработке ошибок, а также вести к увеличению задержек доставки данных (пока устройство не заполнит определенный объем буфера, оно не начнет передачу этих данных по шине, и их потребители будут ожидать).

В спецификации приводится пример организации карты Fast Ethernet (скорость передачи — 10 Мбайт/с), у которой для каждого направления передачи

12.5. ШинаPCI 721

имеется 64-байтный буфер, поделенный на две половины. Когда адаптер заполняет одну половину буфера приходящим кадром, он выводит в память накопленное содержимое другой половины, после чего они меняются местами. Каждая половина выводится в память за 8 фаз данных (около 0,25 мкс на частоте 33 МГц), что соответствует установке MIN_GNT-1. При скорости прихода данных 10 Мбайт/с каждая половина заполняется за 3,2 мкс, что соответствует установке MAX_LAT-12 (здесьвремязадаетсявинтервалахпо0,25 мкс).

12.5.4.Командышиныиадресация

Вкаждой команде шины указывается адрес данных, передаваемых в первой фазе данных пакета. Адрес для каждой последующей фазы данных пакета увеличивается на 4 (следующее двойное слово), но в командах обращения к памяти порядок может быть иным (чередующимся, см. п. 6.1.4). Байты шины AD, несущие действительную информацию, выбираются сигналами С/ВЕ[3:0]# в фазах данных. Внутри пакета эти сигналы могут менять состояние от фазы к фазе произвольным образом. Разрешенные байты могут быть разрозненными; возможны фазы данных, в которых не разрешено ни одного байта. В отличие от шины ISA, на PCI нет динамического изменения разрядности — все устройства должны подключаться к шине 32разряднымспособом.

КомандышиныPCI определяютсязначениямибитС/ВЕ# вфазеадреса.

»Команда подтверждения прерывания служит для передачи вектора от кон-

троллерапрерываний.

т Специальный цикл предназначен для генерации широковещательных сообщений— ихмогутчитатьлюбые«заинтересованные» агентышины.

«Командычтенияизаписиввода-выводаслужатдляобращениякпространству портов. Для адресации портов нашине PCI доступнывсе 32 битаадреса, но процессорых86 могутиспользоватьтолькомладшие16 бит.

*Команды обращения к памяти кроме обычного чтения и записи включают чтение строк кэш-памяти, множественное чтение (нескольких строк), записьсинвалидацией.

ж Команды конфигурационного чтения и записи адресуются к конфигураци-

онному пространству устройств (см. п. 12.5.10). Для генерации данных команд используется специальный аппаратно-программный механизм

(см. п. 12.5.9).

»Двухадресный цикл позволяет по 32-битной шине обращаться кустройствам с 64-битнойадресацией.

12.5.5. Прерывания

Прерывания на шине PCI свободны от нелепостей системы прерываний ISA. Устройство вводит сигнал прерывания низким уровнем (выходом с открытым коллектором или стоком) на выбранную линию INTA#, INTB#, INTC# или INTO*. Этот сигнал должен удерживаться до тех пор, пока программный драйвер, вы-

722 Глава12. Шинырасширения

званный по прерыванию, не сбросит запрос прерывания, обратившись по шине к данному устройству. Если после этого контроллер прерываний снова обнаруживает низкий уровень на линии запроса, это означает, что запрос на ту же линию ввело другое устройство, разделяющее данную линию с первым, и оно тоже требует обслуживания. Линии запросов от слотов PCI и PCI-устройств системной платы коммутируются на входы контроллеров прерываний относительно произвольно (см. п. 3.4). Конфигурационное ПО может определить и указать используемые линии запросов и номер входа контроллера прерываний обращением к конфигурационному пространству устройства (см. п. 12.5.10). Программный драйвер, прочитав конфигурационные регистры, тоже может определить эти параметры для того, чтобы установить обработчик прерываний на нужный вектор и при обслуживании сбрасывать запрос с требуемой линии. К сожалению, в конфигурационных регистрах не нашлось стандартного места для бита, индицирующего введение запроса прерывания данным устройством — тогда бы в прерываниях для PCI не было бы проблем с унификацией поддержки разделяемых прерываний.

Каждое логическое устройство (или его функция) может задействовать свою линию запроса прерывания, но должно быть готовым к ее разделению (совместному использованию). Если устройство поддерживает работу только с одной линией запроса, то оно должно занимать линию INTA#, если две — INTA# и INTB# и т. д.

На шине PCI имеется и иной механизм оповещения об асинхронных событиях, основанный на передаче сообщений (PCI Message-Based Interrupts). Для сигнализации запроса прерывания устройство запрашивает управление шиной и, получив его, выполняет запись номера прерывания по заранее оговоренному адресу. Этот механизм может использоваться на системных платах, имеющих «продвинутый» контроллер прерываний APIC. Запись номера запроса производится в соответствующий регистр APIC. Для системных плат на чипсете с хабом ICH2 82801 этот регистр находится по адресу памяти FEC00020h, а номер прерывания может быть в диапазоне 0-23h. Однако одновременно оба механизма работать не могут; если разрешена работа APIC, то логика контроллеров 8259 не используется,

инаоборот.

12.5.6.ЭмуляцияDMA (PC/PCI)

Как было сказано выше, возможности прямого доступа к памяти в стиле ISAориентированного контроллера 8237А на шине PCI нет, а вместо него предлагается прямое управление шиной. Однако для обеспечения совместимости устройств PCI со старым PC-ориентированным ПО и упрощения устройств PCI фирма Intel разработала специальный протокол PC/PCI DMA, изменяющий назначение пары сигналов REQi# и GNTi# для заранее выбранного агента шины, являющегося «проводником» DMA. Этот агент имеет внешние (по отношению к шине PCI) пары сигналов DRQx# и DACKx# с логикой, аналогичной одноименным сигналам ISA (см. п. 12.1), а линии REQi# и GNTi# в процессе запроса управления шинойиспользуетособымобразом.

12.5. Шина PCI 723

12.5.7. Электрическийинтерфейс, слотыи картыPCI

Для работы на шине PCI используются микросхемы КМОП (CMOS), причем имеются две спецификации: с напряжением питания 5 или 3,3 В. Мощность интерфейсных элементов (транзисторов для вентилей) выбрана меньшей, чем требовалось бы для переключения сигналов на высокой частоте (33 или 66 МГц). Здесь используется эффект отражения сигналов, формируемых микросхемами на проводниках шины, от несогласованных концов этих проводников, являющихся длятакихвысокихчастотдлиннымилиниями. Наконцахпроводниковшинынет терминаторов, поэтому от них приходящая волна сигнала отражается с тем же знакомистойжеамплитудой. Складываясь спрямымсигналом, обратная волна и обеспечивает нужный приемнику уровень сигнала. Таким образом, передатчик генерирует сигнал, который до прихода отраженного находится между уровнями переключения.

Электрическая спецификация рассчитана на два предельных варианта нагрузки одной шины: 2 устройства PCI на системной плате плюс 4 слота или 4 устройства и 2 слота. При этом подразумевается, что одно устройство на каждую линию шины PCI дает только единичную КМОП-нагрузку. В слоты могут устанавливаться карты, также дающие только единичную нагрузку. На длину проводников, а также топологию расположения элементов и проводников на картах расширения накладываются жесткие ограничения. Из-за этого изготовление самодельных карт PCI на логических микросхемах средней степени интеграции становитсяпроблематичным.

Слоты PCI представляют собой щелевые разъемы, имеющие контакты с шагом 0,05 дюйма. Слоты расположены несколько дальше от задней панели, чем ISA/EISA или МСА. Карты PCI могут предназначаться для уровня интерфейсных сигналов 5 В и 3,3 В, а также быть универсальными. Слоты PCI имеют уровни сигналов, соответствующие питанию микросхем PCI-устройств системной платы: либо 5 В, либо3,3 В. Воизбежание ошибочногоподключенияслотыимеют ключи, определяющие номинал напряжения. Ключами являются пропущенные ряды контактов 12, 13 и 50, 51. Для слота на 5 В ключ расположен на месте контактов 50, 51; для 3,3 В — 12, 13. На краевых разъемах карт PCI имеются ответные прорези на месте контактов 50, 51 (5 В) и 12,13 (3,3 В); науниверсальной карте имеются оба ключа. Ключи не позволяют установить карту в слот с неподходящим напряжением питания. Карты и слоты различаются лишь питаниембуферныхсхем, котороепоступаетслиний+V I/O:

ж наслоте«5 В» налинии+V I/O подается+5 В;

»наслоте«3,3 В» налинии+V I/O подается+3,3-3,6 В;

«накарте«5 В» буферныемикросхемырассчитанытольконапитание+5 В;

тна карте «3,3 В» буферные микросхемы рассчитаны только на питание

+(3,3-3,6) В;

тна универсальной карте буферные микросхемы допускают оба варианта питания и будут нормально формировать и воспринимать сигналы по спецификациям5 или3,3 В, взависимостиоттипаслота, вкоторыйустановлена карта.

724 Глава12. Шинырасширения

На слотах обоих типов присутствуют питающие напряжения +3,3, +5, +12 и -12 В на одноименных линиях. В PCI 2.2 определена дополнительная линия З.ЗУаих

— «дежурное» питание +3,3 В для устройств, формирующих сигнал РМЕ# при отключенномосновномпитании.

На системных платах чаще всего встречаются 32-битные слоты, заканчивающиеся контактами А62/В62; 64-битиые слоты встречаются реже, они длиннее и заканчиваются контактами А94/В94.

Тактовая частота шины определяется по возможностям чипсета и всех абонентов шины. Высокая частота 66 МГц может устанавливаться тактовым генератором только при высоком уровне на линии M66EN. Таким образом, установка любой карты, не поддерживающей 66 МГц (с заземленным контактом В49), приведет к понижению частоты шины до 33 МГц. Разгон нормальной частоты 33 МГц до 40-50 МГц аппаратно не контролируется, но может приводить к ошибкам работы картрасширения.

На рис. 12.5 изображена 32-битная карта максимального размера (Long Card), длина короткой платы (Short Card) — 175 мм, но многие карты имеют и меньшие размеры. Карта имеет обрамление (скобку), стандартное для конструктива ISA (раньше встречались карты и с обрамлением в стиле MCA IBM PS/2). Назначение выводов универсального разъема приведено в табл. 12.3, назначение сигналов — в

табл. 12.2.

312

56.2 -*

104.5

Рис. 12.5. КартарасширениядляшиныPCI

Таблица 12.3. РазъемышиныPCI

1 Сигнал M66EN определен в PCI 2.1 только для слотов на 3,3 В.

2Сигнал введен в PCI 2.2 (прежде был резерв).

3Сигналы упразднены в PCI 2.2 (для совместимости на системной плате подтягиваются к высокому уровню резисторами 5 кОм).