книги из ГПНТБ / Караваев, Н. И. Электронные цифровые вычислительные машины и программирование учеб. пособие
.pdf- 130 -
типа. Такие АУ применяются в большинстве современных универ сальных ЭЦВМ /БЭСМ, "Урал" и д р . / , а также в специализирован ных ЭЦВМ.
Арифметические устройства, в состав которых входят сум маторы, устройства умножения и деления, называются АУ блоч ного типа.
Сумматоры, а также устройства умножения и деления Б за висимости от использования элементов для их построения мож но разделить на два типа: комбинационные и накапливающие.
В комбинационных элементах сигнал на выходе образуется лишь при определенной комбинации входных сигналов, подавае мых одновременно на его входы, и исчезает после окончания действия входных сигналов. Представителями таких элементов
могут быть основные логические элементы |
"И", "ИЛИ", |
"НЬ". |
||
|
В накапливающих элементах сигнал на |
выходе образуется |
||
после подачи |
на их вход некоторой последовательности |
вход |
||
ных |
сигналов |
и не исчезает после окончания действия |
вход |
|
ных |
сигналов. |
|
|
Представителем таких элементов является статический триггер со счетным входом.
§ 4 . 2 . С У М М А Т О Р Ы
Сложение чисел в любой системе счисления производится поразрядно, начиная с младшего разряда. При этом сумма цифр данного разряда слагаемых может превосходить наибольшую
значащую цифру используемой |
системы |
счисления. В этом слу |
чае осуществляется перенос цифры из |
данного разряда суммы |
|
в следующий старший разряд. |
|
|
Таким образом, для сложения любых чисел в машине необ ходимо иметь устройства, обеспечивающие суммирование цифр данного разряда с учетом возможного переноса из соседнего младшего разряда. Такими устройствами являются однораз рядные сумматоры, которые бывают двух видов:
|
|
- 131 |
- |
|
|
|
- |
одноразрядные |
сумматоры |
на |
два |
входа |
/00-2/; |
- |
одноразрядные |
сумматоры |
на |
три |
входа |
/ О С - 3 / . |
В обоих случаях |
сумматоры |
имеют два выхода: выход зна |
чения суммы данного разряда и выход цифры переноса в сосед ний старший разряд.
/7 0-* |
|
в 0—»- |
ОС-2 |
Г '
Я0±
I
L
I
Рис. |
4 . 1 . |
Условное |
обозначение |
/ а / |
и |
функциональная схема |
||||
|
|
|
|
|
|
/ б / |
ОС-2 |
|
|
|
|
На |
рис. 4.1 / а / |
приведено |
условное обозначение ОС-2, |
||||||
где |
А и |
В входы; |
S |
- выход суммы данного |
разряда; |
|||||
Р - |
выход |
переноса |
в |
соседний |
старший разряд. |
|
||||
|
Условия работы ОС-2 могут |
быть |
представлены |
таблицей |
||||||
истинности |
/ т а б л . |
4 . 1 / . |
|
|
_ |
, |
|
|||
|
|
|
|
|
|
|
|
Таблица |
4.1 |
|
|
|
|
Входы |
Зыходы |
|
|
|
|||
|
|
|
|
А |
В |
|
S |
IP |
|
|
|
|
|
|
0 |
0 |
|
0 |
|
0 |
|
|
|
|
|
0 |
1 |
|
1 |
1 |
0 |
|
|
|
|
|
1 |
0 |
|
|
0 |
|
|
|
|
|
|
1 |
1 |
|
0 |
|
1 |
|
|
|
|
|
- |
132 |
- |
|
|
На основании |
|
таблицы истинности легко составить логи |
||||||
ческие формулы, описывающие работу ОС-2: |
|
|||||||
S * /А + В/ • /А + В / ; |
|
|
||||||
. Р - |
А |
' |
В . |
|
|
|
|
|
Используя |
закон инверсии, |
можно |
записать |
|||||
|
А + В = А * В . |
|
|
|||||
Тогда логические |
формулы / 4 . 1 / будут |
иметь |
следующий вид: |
|||||
S •= /А |
+ |
В / |
• АВ ; |
|
|
|
||
Р = |
А" |
|
В. |
|
|
|
|
/ 4 - 2 / |
На основании |
формул / 4 . 2 / |
построена функциональная схе |
||||||
ма 0G-2 /рис. |
4 . 1 , 6 / . |
Эта |
схема не является |
единственным |
вариантом построения ОС-2. Необходимо отметить, что ОС-2 не может выполнять все функции сумматора, так как в нем нет входа для возможного переноса из соседнего младшего разря да. Поэтому ОС-2 часто называют полусумматором.
На рис. 4.2 , а приведено условное обозначение ОС-3, имеющего три входа.
На входы А и В подаются одноименные разряды суммируе мых чисел, а на вход С - цифра переноса из соседнего млад шего разряда. Выходы аналогичны ОС-2.
Условия работы ОС-3 могут быть представлены таблицей истинности / т а б л . - 4 . 2 / .
|
|
|
|
Таблица 4.2 |
|
Входы |
|
Выходы |
|
А |
В |
С |
S |
р |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
- 133 -
Логические форчулы, описывающие работу ОС-3, имеют вид
"S = A B C |
+ A B C + A B C + A B C ; |
/ 4 . 3 / |
" Р = А В С |
+ А В С + А В С + А З С . |
|
Рис. 4 . 2 . |
Условное обозначение / а / и |
функциональная |
|||
|
|
схема |
/ б / |
ОС-3 |
|
После |
преобразований |
формул / 4 . 3 / |
получаем |
||
" S = A B C + / A + B + C / |
/А В + А С + В С/ ; |
||||
[ Р - А В + А С + В С . |
|
/ 4 . 4 / |
|||
/Преобразования |
формул / 4 . 3 / |
в / 4 . 4 / |
предлагается проде |
||
лать |
|
самостоятельно/. |
|
||
На основании |
формул / 4 . 4 / |
построена функциональная схе |
|||
ма ОС-3, |
приведенная на |
рис. |
4.2,6. |
|
Рис.4.3 Функциональная схема ОС-3, построенного с исполь зованием двух ОС-2
- 134 -
На практике ОС-3 зо многих случаях строится на основе двух ОС-2. В таком виде функциональная схема 00-3 приведена на рис. 4.3.
5 4 . 3 . КОМБИНАЦИОННЫЕ СУММАТОРЫ
Комбинационные сумматоры обычно строятся на основе 00-2 или ОС-3 и могут быть с последовательным и параллельным вводом разрядов слагаемых, а также с последовательным и параллельным /только для сумматоров с параллельным вводом разрядов слагаемых/ способами передачи единицы переноса из младших разрядов в старшие.
Комбинационный сумматор с последовательным вводом разрядов слагаемых
Наибольшее применение такие сумматоры получили в АУ спе циализированных ЭЦВМ. На рис. 4.4 приведена схема комбина ционного сумматора на основе ОС-3. 3 этом сумматоре исполь зуется один ОС-3 и линия задержки, которая обеспечивает пе редачу единицы переноса из младших разрядов в старшие.
Сумматор имеет минимальное число элементов, но время сум мирования двух чисел относительно велико и зависит от коли чества разрядов суммируемых ч-.:сел, так как суммирование производится последовательно, разряд за разрядом, начиная с младших.
Перед поступлением в сумматор слагаемые принимаются на регистры Рг 1-го и 2-го слагаемых параллельным кодом. Выда ча чисел из регистров в сумматор производится последователь ным кодом, для этого на регистры слагаемых одновременно по даются сдвигающие импульсы СИ. Полученная сумма поступает в регистр Рг суммы и из него выдается в ОЗУ параллельным ко дом.
импульс переноса, образовавшийся на выходе Р ОС-3 при суммировании цифр данного разряда, через линию задержки
- 135 -
подается на вход С ОС-3. Время задержки выбирается таким, чтобы импульс перекоса поступил на вход С ОС-3 одновременно с поступлением на входы А и В цифр следующего старшего разряда.
Рассмотренная схема сумматора обеспечивает суммирование двух двоичных чисел, имеющих любое количество разрядов.
см |
Рц 1 к |
|
|
|
|
<- |
б ом* |
|
|
|
|
|
|||
слага*моео |
1 |
г |
|
|
|
|
|
|
Рз ? гч |
|
S |
|
Ре |
||
|
|
в |
ОС-3 |
|
|||
<?лагснгмоео |
|
с , |
р |
* |
|
||
У\" |
. . . \ |
|
|
|
|
|
|
из ОЗУ
Рис. 4.4. Комбинационный сумматор с последовательным вводом разрядов слагаемых
Время суммирования двух П - разрядных двоичных чисел определяется следующей зависимостью:
|
T z = n T , |
/ 4 . 5 / |
где |
П - количество разрядов слагаемых; |
|
|
ПГ - период следования сдвигающих |
имн^ньсов IV,. |
Из формулы / 4 . 5 / видно, что время |
сучлиировап'-'г прямо |
|
пропорционально количеству разрядов суммир^-чиос ••слсел. |
||
Для выполнения операции вычитания |
пен., .злодами А и В |
|
ОС-3 |
ставятся кодопреобразователи, позБодг.ли,'/е получать |
числа и выдавать их в сумматор в обратном или дополнитель ном коде.
-136 -
§4.4. НАКАПЛИВАЮЩИЕ СУММАТОРЫ
Накапливающие сумматоры обычно строятся на триггерах с параллельным вводом разрядов слагаемых, причем слагаемые ЕВОДЯТСЯ поочередно: сначала первое слагаемое, а затем - второе. В таких сумматорах может быть последовательная и параллельная передача единицы переноса из младших разрядов в старшие.
Накапливающий сумматор с последовательной передачей единицы переноса
Такие сумматоры находят применение в ряде отечествен ных универсальных ЭЦВМ.
На рис. 4.5 показана функциональная схема накапливающе го сумматора с последовательной передачей единицы переноса для суммирования чисел с фиксированной запятой в модифици рованном обратном коде.
Б состав схемы сумматора входя*:
-группа входных схем совпадения 0, предназначенных
для |
ввода в сумматор слагаемых; |
|
|
|
- собственно суммирующая |
схема, включающая п + 2 |
триг |
гера |
с линиями задержки Т , |
включенными в цепи связи |
между |
триггерами;
-элементы схемы, обеспечивающие выработку и фиксацию
значения признака переполнения разрядной сетки |
/признак V/. |
||
К ним относятся |
триггер f , схемы совпадения |
3 и 4 с ли |
|
нией задержки |
Ту |
; |
|
-группа выходных схем совпадения 1 положительных зна чений суммы;
-группа выходных схем совпадения 2 отрицательных зна чений суммы;
-схемы совпадения 5 и 6, обеспечивающие выдачу суммы только в прямом коде.
- |
137 - |
Знащ /• |
——•—* *^ |
. J A - R 1a
A
— . A A
Змак у |
У/! |
'ifг. |
У, |
Рис. 4.5. Накапливающий сумматор с последовательной передачей единицы переноса
Перед началом работы все триггеры сумматора .устанавли ваются в состояние "О" импульсом "Уст.О". Слагаемые посту пают на входы схем совпадения 0 параллельным обратным кодом
при подаче управляющего импульса УИ-1. После подачи |
|
1-го |
||||
слагаемого оно будет зафиксировано в триггерах сумматора, |
||||||
причем знак числа поступает одновременно на входы знаковых |
||||||
триггеров /Зн.1 и Зн.2/. |
|
|
|
|
||
|
При подаче 2-го слагаемого происходит поразрядное |
сум |
||||
мирование цифр слагаемых и образование соответствующих |
пере |
|||||
носов |
из разряда в разряд. При атом, если в данном |
разряде |
||||
1-го |
слагаемого был "О", а одноименный разряд 2-го |
слагаемо- |
||||
"о содержит |
" 1 " , то соответствующий |
триггер будет |
в |
состоя |
||
нии |
" I м , |
если же в данном разряде |
обоих слагаемых |
содержит- |
|
|
|
- |
138 |
- |
|
|
ся " 1 " , |
то с приходом |
разряда |
2-го слагаемого |
триггер пе |
|||
рейдет в |
состояние |
" 0 е |
с образованием на выходе " 1 " сигна |
||||
ла переноса, который через |
линию задержки |
t |
поступает |
||||
на вход триггера соседнего старшего разряда. |
|
||||||
Линии задержки |
Т |
предназначены для того, чтобы обес |
|||||
печить поступление сигналов переноса на входы соседних |
|||||||
триггеров |
после завершения |
в них переходных |
процессов, свя |
||||
занных с суммированием цифр слагаемых.. |
|
|
|||||
После |
осуществления |
всех |
переносов в триггерах суммато |
ра устанавливается значение суммы в модифицированном обрат
ном коде, которое может сохраняться в сумматоре сколь |
- |
угодно долго. |
|
Известно, что при суммировании чисел с фиксированной |
за |
пятой возможно переполнение разрядной сетки. При использо вании модифицированных кодов признаком переполнения разряд
ной сетки / |
Ц> |
/ |
является |
получение различных ^значений |
зна |
|||
ковых разрядов |
суммы. |
|
|
|
|
|
||
Для выработки |
признака |
V подается управляющий импульс |
||||||
УИ-2 на входы схемы совпадения 3 и через линию задержки |
|
|||||||
на схему |
совпадения 4. |
Эти схемы совпадения подключены |
||||||
одним из своих входов к выходам " 1 " триггеров |
Зн. 1 и Зн.2. |
|||||||
Если произошло переполнение разрядной сетки, то триг |
||||||||
геры Зн.1 и Зн.2 будут в различных состояниях /01 либо |
10/. |
|||||||
В этом случае Уй-2 проходит соответственно |
через схему |
сов |
||||||
падения 4 или 3 и устанавливает триггер |
f |
в |
состояние |
" 1 " . |
||||
Если переполнения разрядной сетки нет, |
то |
триггеры |
Зн.1 |
|||||
и Зн.2 будут |
в |
одинаковых |
состояниях /00 |
либо |
1 1 / . В этом |
случае УИ-2 соответственно либо вообще не поступает на триг
гер |
f , так как схемы |
совпадения |
3 и 4 будут |
закрыты, |
ли |
бо, |
проходя через схему |
совпадения |
3, переводит |
триггер |
У |
в состояние " 1 " и после линии задержки Tip через схему сов
падения 4 вновь возвращает триггер |
*Р |
в состояние " 0 " . |
|||
Таким образом, конечным состоянием |
триггера |
¥ |
в дан |
||
ном случае будет состояние " 0 " . Если признак |
f |
- |
1, то |
||
дальнейшие вычисления прекращаются /сигнал с триггера Ч7 |
|||||
поступает в устройство управления/; |
при |
f |
= 0 |
производит- |
- 139 -
ся выдача суммы в другие устройства машины.
Выдача суммы должна производиться всегда з прямом коде. Поэтому в сумматоре используются две группы выходных схем
совпадения. Через группу схем совпадения 1 |
сумма |
выдается |
||
в том |
случае, если она имеет положительный |
знак, |
а через |
|
группу |
схем совпадения 2 - если сумма имеет |
|
отрицательный |
|
знак. Это связано с тем обстоятельством, что |
в сумматоре |
|||
сумма |
получается в модифицированном обратном |
коде, а для |
положительных чисел коды совпадают. Для отрицательных чисел при переходе к прямому коду необходимо все цифровые разря ды числа инвертировать.
Управление выдачей суммы производится через схемы совпа дения 5 и 6, управляемые по одному из входов триггером Зн.2, на которые подается управляющий импульс УИ-3. Если сумма имеет положительное значение /триггер Зн.2 находится«в сос тоянии "О"/, то УИ-3 череа схему совпадения 5 поступает на грунпы выходных схем совпадения'1, обеспечивая выдачу сум мы на кодовые шины числа КШЧ. Если сумма имеет отрицатель ное значение /триггер Зн.2 находится в состоянии " 1 " / , то УИ-3 через схему совпадения б поступает на группу выходных схем совпадения 2.
В этом случае все цифровые разряды отрицательной суммы изменяются на обратные /инвертируются/, т . е . сумма на выхо де сумматора выдается в прямом коде. Одновременно выдается знак суммы.
Необходимо заметить, что в ЗУ числа хранятся в прямом коде и для подачи на входы сумматора их обратных кодов необ
ходимо иметь регистр параллельного |
действия, в котором обес |
||
печивается выдача чисел в обратном коде. |
|
||
Максимальное время |
суммирования двух чисел на данном |
||
сумматоре определяется |
следующей |
зависимостью: |
|
T z m a , = Сп + 2 ) Т |
, |
/ 4 - 6 / |
*Максимальное яремя суммирования будет в случае суммиро вания таких чисел, когда единица переноса последовательно пройдет через все разряды сумматора.