2.1 Таблица истинности
В таблице 2.1 представлена таблица истинности дешифратора 3-8.
Таблица 2.1 – Таблица истинности для дешифратора 3-8
DC 3x8 |
|||||||||||||
Входы |
Выходы |
||||||||||||
E |
x2 |
x1 |
x0 |
y7 |
y6 |
y5 |
y4 |
y3 |
y2 |
y1 |
y0 |
G |
|
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
1 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
|
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
|
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
|
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
|
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
|
0 |
x |
x |
x |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
2.2 Формула
На рисунке 2.2 представлены формулы, по которым будет строиться дешифратор 3-8.
Рисунок 2.2 – Формулы дешифратора 3-8
2.3 Функциональная схема
На рисунке 2.3 представлена функциональная схема дешифратора 3-8.
Рисунок 2.3 – Функциональная схема дешифратора 3-8
2.4 Моделирование функциональной схемы
На рисунке 2.4 представлен результат временного моделирования дешифратора 3-8.
Рисунок 2.4 – Результат временного моделирования дешифратора 3-8
Результаты совпадают с таблицей истинности, что говорит о том, что все выполнено верно.
2.5 Код на HDL
На рисунке 2.5 представлен код описания дешифратора 3-8 на SystemVerilog.
Рисунок 2.5 – Код описания дешифратора 3-8 на SystemVerilog
2.6 Схема из rtl Viewer для кода hdl
На рисунке 2.6 представлена схема из RTL Viewer для кода, написанном на SystemVerilog.
Рисунок 2.6 – Схема из RTL Viewer