Цифровые устройства и микропроцессоры

Рис. 9.10 – Функциональная схема автомата

Автомат содержит четыре триггера J-K с асинхронными инверсными входами S и R. Все входные и выходные сигналы соединены в шину. На входы R всех триггеров в начале работы автомата должен быть подан сигнал сброса в 0, по которому триггеры установятся в начальной нулевое состояние (0000). На входы S всех триггеров подается неактивный единичный сигнал, который никак не влияет на работу триггеров. На входы С подается синхронизирующий сигнал, который должен формировать генератор импульсов (на схеме не показан). Выходные сигналы автомата (Y1, Y2, Y3, Y4) снимаются с прямых выходов триггеров и передаются во внешнее устройство. Функции возбуждения триггеров довольно просты, и только для K1 и K2 потребовалось ввести в схему логические элементы ИЛИ.

Задача 9.3. Условия те же, что и в задаче 9.2, но реализовать автомат необходимо на триггерах типа D.

Так как условия задачи те же, что и в предыдущем случае, то изменению должны подвергнуться только таблицы 9.9 и 9.10, а все остальные не изменяются. В таблице 9.10 сведем кодировку внутренних состояний и выходных сигналов.

172

Таблица 9.11 – Таблица кодирования состояний и выходов

В таблице 9.12 приведем закон переходов триггера D.

Таблица 9.12 – Переходы триггера D

Сведем эти данные в единую таблицу переходов-выходов (табл. 9.13).

Таблица 9.13 – Таблица переходов-выходов автомата

Функции D всех триггеров зависят только от состояний a(t), так как входной сигнал z = 1, фактически завися от четырех переменных, поэтому нанесем их на карты Карно – Вейча и минимизируем. На картах клетки, соответствующие состояниям автомата, отмечены серым цветом. На всех остальных клетках карты ставится знак неопределенности булевой функции. Реализуем функции в форме КНФ (рис. 9.11).

Если понадобился счетчик-делитель, а готовых счетчиков нет в наличии, то его можно спроектировать и реализовать на отдельных триггерах.

Задача 9.4. Автомат задан графом (рис. 9.13). Спроектировать счетчик – делитель на 5 на триггерах типа J-K, комбинационная схема должна быть выполнена на любых элементах.

174

Рис. 9.13 – Граф счетчика – делителя на 5

У этого автомата пять состояний, которые меняются от 0 до 4. В двоичном коде 4 = 100, поэтому потребуется только три триггера. Синтез счетчикаделителя проведем по известному алгоритму.

В таблице 9.14 сведем кодировку внутренних состояний и выходных сигналов.

Таблица 9.14 – Таблица кодирования состояний и выходов

В таблице 9.15 приведем закон переходов триггера D.

Таблица 9.15 – Переходы триггера J-K

Сведем эти данные в единую таблицу переходов-выходов таблице 9.16.

Таблица 9.16 – Таблица переходов-выходов автомата

176

Рис. 9.16 – Диаграмма работы счетчика – делителя на 5

Из диаграммы видно, что на каждые пять импульсов генератора образуется один выходной импульс с прямого выхода триггера DD3 (между красным и синим маркерами). На нижней диаграмме показаны четыре периода работы этого счетчика.

· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·

Контрольные вопросы по главе 9

·· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·

1.Чем отличаются абстрактные автоматы Мили и Мура?

2.Что такое абстрактный автомат?

3.Что такое структурный автомат?

4.В таблице переходов-выходов абстрактного автомата Мура указано 21 состояние. Сколько триггеров потребуется при схемной реализации такого автомата?

5.В каких случаях выходные сигналы автомата должны реализовываться в комбинационной схеме?

6.При использовании каких триггеров – D или J-K – таблица переходоввыходов одного и того же автомата проще?

177

10 Микропроцессоры. Микроконтроллеры

Цифровые устройства являются неотделимой частью средств вычислительной техники. Цифровые логические элементы и узлы используются вычислительными устройствами, в том числе и электронными вычислительными машинами, как кирпичиками, из которых создаются здания различной конфигурации и назначения.

Поэтому, когда встал вопрос о необходимости создания ЭВМ, то, из чего их строить, не вызывало сомнений. Тем более что построение первых ЭВМ основывалось на принципах, изложенных Д. фон Нейманом, Г. Голдстайном и А. Берксом. Эти принципы возникли на основе опыта, накопленного при разработке первой ЭВМ – ЭНИАК. На основе этих принципов создавались ЭВМ различных поколений.

Основные принципы Д. фон Неймана:

1.В состав ЭВМ должны входить:

•устройство для выполнения арифметических и логических операций АЛУ;

•оперативное запоминающее устройство для хранения данных и программ их обработки;

•устройство управления для управления процессом исполнения программ обработки данных;

•внешние устройства, предназначенные для ввода в ЭВМ и вывода данных из ЭВМ.

2.Данные кодируются двоичным кодом и могут делиться на группы, называемые словами.

3.Алгоритм обработки данных представляется в виде последовательности управляющих слов, называемых командами и объединенных в программу. Команды программы выполняются последовательно, но должен быть способ для условного перехода к любой части программы.

4.Ячейки памяти для хранения данных и кодов команд имеют номера, называемые адресом ячейки. В любой момент времени можно обратиться к любой ячейке памяти, т. е. использовать ОЗУ с произвольной выборкой.

5.Программы и данные хранятся в одной памяти.

179

т. е. их можно назвать универсальными. Это мощные вычислители, на которых строятся компьютеры, работающие под управлением операционных систем, с широким спектром прикладного программного обеспечения, такого как пакеты прикладных программ, офисные пакеты, сложные игры, тренажеры и т. п. Такие микропроцессоры реализуют центральный процессор ЭВМ, и к ним необходимо подключать различное оборудование для получения полноценной ЭВМ.

Ко второму классу отнесем микропроцессоры, уже имеющие в своем составе все необходимое оборудование – память и развитую систему вводавывода. Такие микропроцессоры получили название микро-ЭВМ или микроконтроллеров (МК). МК предназначены для решения узкого круга задач или даже одной задачи, т. е. являются в большей степени специализированными. Среди них есть такие МК, которые могут использоваться для решения задач управления широким спектром разнообразного оборудования (елочные гирлянды, бытовые приборы, станки с числовым программным управлением, различные системы воздушных и водных судов, автомобилей и т. д.). Если взять персональный компьютер, то ЦП в нем один, а МК около десятка.

10.1 Структура микропроцессора

Рассмотрим структуру микропроцессора на примере Intel 8080, имеющего фоннеймановскую архитектуру, и на котором строился один из первых персональных компьютеров (рис. 10.2). Это однокристальный, восьмиразрядный цифровой микропроцессор.

Основу составляет внутренняя двунаправленная магистраль, по которой перемещаются все потоки информации.

К АЛУ подключены регистр А (аккумулятор), регистр состояния (регистр флагов), десятичный корректор для операций с числами в двоично-десятичном коде и вспомогательные регистры.

Блок регистров общего назначения (РОН) предназначен для временного хранения восьми- и шестнадцатиразрядных данных.

Регистр команд хранит код выполняемой команды (операции). Дешифратор команд передает в устройство управления данные для формирования машинного цикла выполнения данной команды. Считайте, что для каждой команды устройство управления (система управления и синхронизации) формирует свой машинный цикл.

Рис. 10.2 – Структура микропроцессора Intel 8080

Микропроцессор для взаимодействия с внешним миром использует три шины, которые создают системную магистраль ЭВМ.

Шина адреса (ШАдр) – это однонаправленная шина, по которой микропроцессор передает в ОЗУ адрес ячейки памяти или формируется адрес внешнего устройства, к которому обращается программа. Все ячейки ОЗУ и ПЗУ, а также контроллеры внешних устройств имеют свои уникальные адреса. Множество этих адресов создают адресное пространство. Микропроцессор формирует на ШАдр двоичный код адреса того внешнего устройства (или ячейки ОЗУ), с которым желает выполнить обмен данными.

Шина данных (ШДан) представляет собой двунаправленную магистраль, по которой числовые данные поступают в микропроцессор или выводятся из него. Все выходы устройств, подключенные к этой шине, могут переключаться в Z-состояние.