Цифровые устройства и микропроцессоры

121

Четырехразрядный дешифратор построен из двух трехразрядных дешифраторов. В качестве выходной схемы используется стандартная схема И-НЕ с восемью входами. На неиспользуемый вход схемы И-НЕ подается сигнал, равный логической единице (рис. 6.3).

Рис. 6.3 – Реализация функции F2

Задача 6.3. С помощью трехразрядного дешифратора синтезировать схему, реализующую БФ:

Z = (1, 2, 5, 6, 7, 8, 12, 13, 15).

Эту задачу можно решить двумя способами:

1. Поскольку функция задана в КНФ, то задачу можно переформулировать: Z = (0, 3, 4, 9, 10, 11, 14), т. е. задать БФ в форме ДНФ, при этом ука-

зываются те наборы аргументов, на которых БФ принимает единичные значения. В этом случае удобно строить схему на дешифраторах с прямыми выходами, как и в предыдущих задачах (рис. 6.4, а).

122

Рис. 6.4 – Реализация функции Z:

на дешифраторе с прямыми выходами (а); на дешифраторе с инверсными выходами (б)

2.Записать БФ в форме СКНФ и выполнить преобразования по переводу

вбазис И-НЕ:

Z = (x1 + x2 + x3 + x4 )(x1 + x2 + x3 + x4 )(x1 + x2 + x3 + x4 )(x1 + x2 + x3 + x4 )

(x1 + x2 + x3 + x4 )(x1 + x2 + x3 + x4 )(x1 + x2 + x3 + x4 )(x1 + x2 + x3 + x4 )(x1 + x2 + x3 + x4 );

Z = (x1 + x2 + x3 + x4 )(x1 + x2 + x3 + x4 )(x1 + x2 + x3 + x4 )(x1 + x2 + x3 + x4 )

(x1 + x2 + x3 + x4 )(x1 + x2 + x3 + x4 )(x1 + x2 + x3 + x4 )(x1 + x2 + x3 + x4 )(x1 + x2 + x3 + x4 ); Z = x1x2 x3x4 x1x2 x3x4 x1x2 x3x4 x1x2 x3x4 x1x2 x3x4

x1x2 x3x4 x1x2 x3x4 x1x2 x3x4 x1x2 x3x4.

Каждая конъюнкция с инверсией в формуле описывает функцию одного из выходов дешифратора с инверсными выходами. Для реализации функции Z с использованием дешифратора с инверсными выходами в схему включена схема И, выполняющая логическое произведение всех конъюнкций (рис. 6.4, б).

6.2 Синтез КС с использованием мультиплексоров

Булева функция управляемого мультиплексора 4 на 1 имеет вид:

f = ED0 x2 x1 + ED1x2 x1 + ED2 x2 x1 + ED3x2 x1,

где адресная переменная обозначена через х.

Анализ функции (при Е =1) показывает, что в каждую конъюнкцию входит конституента единицы из переменных адреса, т. к. в состав мультиплексора входит дешифратор. Кроме того, мультиплексор реализует логическую сумму конъюнкций переменных. Отсюда очевидна реализация БФ: если в любой мо-

123

мент времени переменные x0 x1 принимают одно из четырех значений (00, 01, 10, 11), то, чтобы получить необходимое значение выхода, нужно подать на входы D0 , D1, D2 , D3 соответствующее постоянное значение.

Задача 6.4. С помощью управляемого мультиплексора синтезировать схему, реализующую БФ Q = (1, 2).

Запишем функцию Q в форме СДНФ:

Q = x2 x1 + x2 x1.

Если в формуле мультиплексора принять Е =1, D0 = D3 = 0, D1 = D2 =1, то получим следующее:

f= ED0 x2 x1 + ED1x2 x1 + ED2 x2 x1 + ED3x2 x1 =

=1 0 x2 x1 +1 1 x2 x1 +1 1 x2 x1 +1 0 x2 x1 = x2 x1 + x2 x1 = Q.

Отсюда вытекает схема реализации функции Q (рис. 6.5).

Рис. 6.5 – Реализация функции Q на мультиплексоре

Если переменные x1x2 принимают значения 00 или 11, то мультиплексор коммутирует на выход значения сигнала с входов 0 или 3, т. е. нулевые значения. Если x1x2 принимают значения 01 или 10, то на выход поступает сигнал высокого уровня с входов 1 или 2.

Задача 6.5. С помощью управляемого мультиплексора 8 на 1 синтезировать схему, реализующую БФ:

Z = (1, 3, 4, 5, 7, 9, 12, 14, 15).

Функция Z зависит от четырех переменных, поэтому следует использовать два мультиплексора 8 на 1 с управляющими входами и собрать из них мультиплексор 16 на 1. Для реализации функции, по аналогии с задачей 6.4, на входы 1, 3, 4, 5, 7, 9, 12, 14, 15 этого мультиплексора нужно подать единицу, а на остальные входы – ноль. Решение задачи представлено на рисунке 6.6.

126

с помощью неуправляемого мультиплексора 4 на 1.

Запишем функцию в СДНФ и разложим ее по переменным х1 и х2 :

Z1 = x1x2 x3 + x1x2 x3 + x1x2 x3 + x1x2 x3 ;

x1x2 = 00 → F0 = x3 + x3 + 0 + 0 =1; x1x2 = 01 → F1 = 0 + 0 + x3 + 0 = x3; x1x2 =10 → F2 = 0 + 0 + 0 + 0 = 0; x1x2 =11 → F3 = 0 + 0 + 0 + x3 = x3;

Z1 = x1x1F0 + x1x2 F1 + x1x2 F2 + x1x2 F3 .

Рис. 6.8 – Реализация БФ Z1

Задача 6.7. С помощью неуправляемого мультиплексора 8 на 1 синтезировать схему, реализующую БФ Z2 = (1, 5, 9, 11, 13, 15).

Разложим функцию по переменным х1 и х2 :

Z2 = x1x2 x3 x4 + x1x2 x3 x4 + x1x2 x3x4 + x1x2 x3x4 + x1x2 x3x4 + x1x2 x3x4 ; x1x2 = 00 → F0 = x3 x4 ; x1x2 = 01 → F1 = x3 x4 ;

x1x2 =10 → F2 = x3 x4 + x3 x4 = x4 ; x1x2 =11 → F3 = x3 x4 + x3x4 = x4 ; Z2 = x1x2 (F0 ) + x1x2 (F1 ) + x1x2 (F2 ) + x1x2 (F3 ) =

= x1x2 (x3 x4 ) + x1x2 (x3 x4 ) + x1x2 (x4 ) + x1x2 (x4 ).

Схема, реализующая Z2 , представлена на рисунке 6.9, а. При таком разложении пришлось ввести дополнительные логические элементы для реализации F0 и F1.