- •Техническое задание
- •2.1 Таблицы переключения схем и вывод формул времён задержек
- •Вывод времён задержек формирования выходного сигнала для схемы 2
- •Вывод времён задержек формирования выходного сигнала для схемы 3
- •2.2 Экспресс-анализ характеристик схем
- •3. Оптимизация выбранной подсхемы
- •4. Топологическое проектирование
- •5. Описание и генерация топологии в системе трас
- •5.1. Функция cell_ генерации топологии
- •5.2. Главная программа
- •5.3. Сгенерированная топология
- •Список источников
Вывод времён задержек формирования выходного сигнала для схемы 2
=
ts0, ts1, ts2 и ts4 – некритические, потому что транзисторы работают параллельно в I и III каскадах.
Вывод времён задержек формирования выходного сигнала для схемы 3
ts0, ts1, ts2 и ts4 – некритические, потому что транзисторы работают параллельно в I и IV каскадах.
2.2 Экспресс-анализ характеристик схем
На этапе экспресс анализа необходимо из всех заданных схем фрагмента выбрать лучшую по критерию минимума заданной целевой функции при ограниченности площади схемы на кристалле в заданных внешних условиях функционирования фрагмента в БИС.
Для этого достаточно использовать единую методологию упрощенной расстановки значений ширин каналов, позволяющую получить близкий к оптимальному набор значений ширин каналов схемы.
Рассчитаем времена задержек для критических вариантов переключения при условии, что ширины каналов минимальны и равны =6 мкм.
Для схемы 1:
(1/6)*36+(1/6)*12+(1/6)*24 = 6+2+4 = 12 нс
(1/6)*36+(1/6)*12+(1/6)*12 = 6+2+2 = 10 нс
ts7 = (1/6)*36 + (1/6 + 1/6+1/6)*12 + max{ (1/6)*24; (1/6)*12}=6+6+4=16 нс
max { } = 16 нс
Для схемы 2:
(1/6)*36+(1/6)*12+10 = 6+2+10 = 18 нс
(1/6)*36+(1/6)*12+(1/6)*12 = 6+2+2 = 10 нс
ts7 = 36*(1/6) + (1/6 + 1/6)*(6 + 6) + 14=6+4+14=24 нс
max { } = 24 нс
Для схемы 3:
(1/6)*36+(1/6)*24+(1/6)*12 = 6+4+2 = 12 нс
(1/6)*36+(1/6)*12+(1/6)*12 = 6+2+2 = 10 нс
ts7 = (1/6+1/6)*36 + max{(2/6)*24+(1/6)*12;(1/6)*12+(1/6)*12} = 12+10 = 22 нс
max { } = 22 нс
По предварительным расчетам максимальное время формирования сигнала на выходе S для первой схемы наименьшее и равно 16 нс.
Перейдем непосредственно к экспресс анализу схем.
Ширины каналов транзисторов схемы p-типа и n-типа определяются по формулам:
Где j=1..n – число транзисторов одного типа проводимости;
;
Определим ширины каналов:
Для схемы №1:
Некритическими являются транзисторы: Tp1, Tp2, Tp3, Tp6, Tn1, Tn6.
1. -коэффициент бесконечности j-го транзистора. На транзистор Tn3 сигнал приходит заранее, поэтому =3 для Tn3, для всех остальных транзисторов =1.
2. Kэтj - коэффициент этажности j-го транзистора.
Таблица 4. Коэффициенты для схемы 1
№ |
|
|
|
𝑊𝑝 |
№ |
|
|
|
|
1 |
1 |
1 |
1 |
6 |
1 |
1 |
1 |
1 |
6 |
2 |
1 |
1 |
1 |
6 |
2 |
1 |
1 |
1 |
6 |
3 |
1 |
1 |
1 |
6 |
3 |
3 |
7/3 |
1 |
42 |
4 |
1 |
1 |
1 |
6 |
4 |
1 |
7/3 |
1 |
14 |
5 |
1 |
1 |
1 |
6 |
5 |
1 |
7/3 |
1 |
14 |
6 |
1 |
1 |
1 |
6 |
6 |
1 |
1 |
1 |
6 |
7 |
1 |
1 |
1 |
6 |
7 |
1 |
1 |
1 |
6 |
У схемы 1 сумма ширин каналов равна 136 мкм, что не соответствует техническому ограничению S0 = 102 мкм, поэтому по итогу схема будет сравниваться только с учётом минимальных ширин каналов транзисторов.
S = 136 мкм
Получение значений критерия минимума заданной целевой функции max {tSi}:
=12мкм
=36мкм
36мкм
=38мкм
=20мкм
нс
нс
нс
max { } = 14.(3) нс
Наибольшее время задержки уменьшилось с 16 до 14.3 нс, т.е. на 8.93%, за счёт увеличения площади на 69%.
Для схемы №2:
Некритическими является транзистор Tp1.
1. -коэффициент бесконечности j-го транзистора. На транзистор Tn1 сигнал приходит заранее, поэтому =3 для Tn1, для всех остальных транзисторов =1.
2. Kэтj - коэффициент этажности j-го транзистора.
Таблица 5. Коэффициенты для схемы 2
№ |
|
|
|
𝑊𝑝 |
№ |
|
|
|
|
1 |
1 |
1 |
1 |
6 |
1 |
3 |
4/3 |
1 |
24 |
2 |
1 |
1 |
1 |
6 |
2 |
1 |
4/3 |
1 |
8 |
3 |
1 |
1 |
1 |
6 |
3 |
1 |
1 |
1 |
6 |
4 |
1 |
1 |
1 |
6 |
4 |
1 |
2 |
1 |
12 |
5 |
1 |
1 |
1 |
6 |
5 |
1 |
2 |
1 |
12 |
6 |
1 |
1 |
1 |
6 |
6 |
1 |
1 |
1 |
6 |
Для схемы 2 сумма ширин каналов равна 104 мкм.
S = 104 мкм
=12мкм
=12мкм
=36мкм
14мкм
=18мкм
=17 нс
нс
max { } = 21.3 нс
Наибольшее время задержки уменьшилось с 24 до 21.3 нс, т.е. на 8,87%, за счёт увеличения Sкр на 44%.
Для схемы №3:
Некритическими являются транзисторы Tp1, Tp4, Tn4.
1. -коэффициент бесконечности j-го транзистора. На транзистор Tn1 сигнал приходит заранее, поэтому =3 для Tn1, для всех остальных транзисторов =1.
2. Kэтj - коэффициент этажности j-го транзистора.
Таблица 6. Коэффициенты для схемы 3
№ |
|
|
|
𝑊𝑝 |
№ |
|
|
|
|
1 |
1 |
1 |
1 |
6 |
1 |
3 |
4/3 |
1 |
24 |
2 |
1 |
1 |
1 |
6 |
2 |
1 |
4/3 |
1 |
8 |
3 |
1 |
1 |
1 |
6 |
3 |
1 |
1 |
1 |
6 |
4 |
1 |
1 |
1 |
6 |
4 |
1 |
1 |
1 |
6 |
5 |
1 |
2 |
1 |
12 |
5 |
1 |
1 |
1 |
6 |
6 |
1 |
2 |
1 |
12 |
6 |
1 |
1 |
1 |
6 |
Для схемы 3 сумма ширин каналов равна 104 мкм.
S = 104 мкм
max { } = 13.3 нс
Наибольшее время задержки уменьшилось с 22 до 13.3 нс, т.е. на 60,45%, за счёт увеличения Sкр на 44%.
Схема 3 значительно обходит схему 2 по процентному уменьшению времени задержки, поэтому будет целесообразно использовать схему 3.