Элементы систем автоматики

Рис. 40. Схема принципиального устройства АЦП

рых зависит от величины сопротивлений (R1, R2, R3, R4). Распределитель последовательно подает единичные импульсы к транзисторным и к логическим ключам И. Один из входов логических ключей И соединен с выходом компаратора К. Выходные сигналы ключей И подключены к входам S триггеров регистра.

Принцип работы этой схемы. Перед началом преобразования (при t = 0) на шину сброса триггерного регистра подается единичный импульс, который перебрасывает все триггеры этого регистра в нулевое состояние. Затем на распределитель последовательно подаются тактовые единичные импульсы с частотой t1. В результате этого на выходе распределителя появляются импульсные сигналы G1, G2, G3, G4, которые через диоды D1, D2, D3, D4 последовательно открывают соответствующие транзисторные ключи Т1, Т2, Т3, и Т4, которые, в свою очередь, подключают на положительный вход компаратора соответствующую ступень (первоначально наибольшую) опорного сигнала через резисторы R1, R2, R3, R4. Одновременно на отрицательный вход компаратора подается отквантованный по времени и уровню аналоговый сигнал (рис. 39, в). Если уровень опорного сигнала будет меньше уровня аналогового, то на выходе компаратора появится единичный импульс, который перебросит триггер старшего разряда с выходом Q4 в единичное состояние и этим сигналом оставит транзисторный ключ Т1 через диод D5 в открытом состоянии, поэтому наибольшая ступень опорного напряжения останется на входе компаратора, а в триггере старшего разряда регистра преобразователя будет зафиксирован единичный символ.

61

Если уровень опорного сигнала будет выше уровня аналогового, то на выходе компаратора останется нулевой потенциал, который не откроет логического ключа И, поэтому оставит указанный триггер в нулевом состоянии, в результате чего в конце такта t1 ис- чезнет сигнал G1, в результате чего транзистор Т1 закроется и наибольшая ступень опорного напряжения исчезнет с входа компаратора, а в триггере старшего разряда регистра преобразователя будет зафиксирован нулевой символ.

После этой процедуры распределитель аналогично формирует выходной сигнал G2, который по такому же принципу подключает следующую ступень опорного сигнала через сопротивление R2. После чего компаратор сравнивает ее с уровнем аналогового сигнала. Эти процедуры заканчиваются после того, как все ступени опорного сигнала будут опрошены и в соответствующих триггерах регистра преобразователя будут зафиксированы соответствующие символы.

3.11. Цифроаналоговый преобразователь

Для обратного преобразования цифровых сигналов в аналоговую форму применяют цифроаналоговые преобразователи, которые сокращенно называются ЦАП. Структура ЦАП показана на рис. 41, а. Основой этого преобразователя является суммирующий элемент, на вход которого одновременно подаются два сигнала, один из них опорный, другой цифровой. На выходе суммирующего элемента получают постоянный по уровню аналоговый сигнал.

Принцип преобразования цифрового сигнала в аналоговую форму заключается в сложении нескольких ступеней опорного сигнала в одну ступень постоянно дискретного уровня. Для этого на суммирующем элементе преобразователя складывают лишь те ступени опорного сигнала, для которых в соответствующих разрядах цифрового сигнала присутствуют единичные символы. Например, для цифрового сигнала с кодом 0011010 необходимо сложить в один уровень (начиная с младшего разряда) вторую, четвертую и пятую ступени опорного сигнала (рис. 41, в).

Такое преобразование производится параллельно по всем единичным разрядам цифрового кода в течение времени t1 сразу же

62

Рис. 41. Структура и принцип работы ЦАП

после образования или пересылки этого кода. В общем случае, когда коды цифрового сигнала следуют дискретно один за другим с некоторым интервалом t1 итоговый аналоговый сигнал получа- ется ступенчатого типа (рис. 41, г.). Однако аналоговые исполнительные устройства обладают значительной инерционностью (за счет их индуктивности или емкости), поэтому они своей характеристикой сглаживают эту ступенчатость аналогового выходного сигнала.

Схема принципиального устройства ЦАП показана на рис. 42.

Âкачестве суммирующего элемента в нем используется операционный усилитель с отрицательной обратной связью. На вход этого усилителя через открытые транзисторные ключи (Т1, Т2, Т3, Т4) одновременно подаются ступени опорного напряжения через сопротивления (R1, R2, R3, R4). Состояние транзисторных ключей (открыто или закрыто) определяется состоянием триггеров параллельного регистра, входящего в состав этого преобразователя, которые, в свою очередь, управляют состоянием логических ключей И.

Âмомент подачи сигнала управления на логические ключи И открываются только те транзисторы, которые подключены к логиче- ским ключам И тех триггеров регистра, в которых записаны единичные символы кода цифрового сигнала. Триггеры с нулевыми символами открывать этих ключей не будут. Вся процедура преоб-

63

Рис. 42. Схема принципиального устройства ЦАП

разования происходит за время (t1) подачи сигнала управления. Перед подачей следующего сигнала управления в параллельном регистре преобразователя должен смениться код цифрового сигнала.

4. ЭЛЕМЕНТЫ

МИКРОПРОЦЕССОРНЫХ СИСТЕМ

В отличии от аналоговых систем автоматики, структура которых определяется структурой алгоритма управления, цифровые системы автоматики имеют постоянную структуру, а их функциональное назначение определяется только программой (алгоритмом) управления.

4.1. Структура микропроцессорных систем

Современные микропроцессорные системы автоматического управления технологическими процессами выполняются на основе микроконтроллеров, которые могут быть встроены непосредственно в технологическое оборудование или объединяться в распреде-

64

лительные промышленные сети. Несмотря на разное конструктивное исполнение, все микропроцессорные системы автоматического управления имеют общую внутреннюю структуру. Типовая структура микропроцессорной системы управления показана на рис. 43.

Рис. 43. Структура микропроцессорной системы управления

Основой любой микропроцессорной системы управления является микропроцессор или вычислитель, предназначенный для обработки дискретных цифровых сигналов. Микропроцессор, как основной структурный блок этой системы, связан со всеми остальными структурными блоками через систему трех шин. Шиной в микропроцессорной системе называют пучок проводов для пере-

65

дачи сигналов определенного назначения. Таких шин в микропроцессорной системе три. Среди них шина адреса ША, шина данных ШД и шина управления ШУ.

Шина адреса служит для передачи адреса обращения микропроцессора к другим периферийным структурным блокам. По шине данных в параллельном коде осуществляется двусторонний обмен цифровыми сигналами между микропроцессором и другими структурными блоками. Шина управления служит для передачи команд от микропроцессора к структурным блокам и обратно. Так как система шин микропроцессорной системы служит для связи микропроцессора с периферийными модулями различного назначения, поэтому она должна выполнятся по некоторому стандарту, который в международном масштабе обозначают как стандарт ISA.

Постоянное запоминающее устройство (ПЗУ) служит для хранения отлаженного алгоритма управления объектом или для хранения мало меняющейся цифровой информации, используемой

âуправлении объектом. Микропроцессор может только считывать информацию из ПЗУ.

Оперативное запоминающее устройство (ОЗУ) служит для хранения любой информации, используемой в управлении объектом,

âтом числе и программ управления. ОЗУ имеет двустороннюю связь с микропроцессором. ПЗУ и ОЗУ непосредственно связаны по шине ISA с микропроцессором, в то время как остальные структурные блоки связываются с ним через дешифратор внешних устройств (ДВУ) т. к. поочередно подключаются к микропроцессору через ДВУ. К таким устройствам относятся программируемый параллельный интерфейс (ППИ), программируемый таймер (ПТ) и последовательный программируемый интерфейс (ПосПИ).

Программируемый параллельный интерфейс (или параллельный адаптер связи) предназначен для связи микропроцессора с дискретными или аналоговыми объектами управления, в качестве которых могут быть датчики или исполнительные устройства объектов управления.

Программируемый таймер используется для управления объектами с помощью микропроцессора в функции времени.

Программируемый последовательный интерфейс (или последовательный адаптер связи) служит для передачи в последовательном коде цифровых сигналов к объектам управления или к другим

66

микропроцессорным системам, расположенным на значительном расстоянии от микропроцессора. Двусторонняя передача сигнала по линии связи осуществляется по определенным правилам (или в соответствии с некоторым типом протокола).

4.1.1. Структура микропроцессора

На рис. 44 представлена схема микропроцессора. Микропроцессор состоит из следующих структурных блоков внутренней шины, регистров общего назначения, арифметическо-логического устройсива (АЛУ), буфера шины адреса, буфера шины данных, устройства управления и синхронизации и регистра команд.

Рис. 44. Структура микропроцессора

Внутренняя шина предназначена для связи между собой основных структурных блоков микропроцессора.

Регистры общего назначения содержат: регистр адреса, программный счетчик, указатель стека, оперативные, парные регистры и мультиплексор.

Регистр адреса служит для промежуточного хранения адреса обращения микропроцессора к конкретному структурному блоку системы. В этот регистр заносится адрес определенного устройства перед посылкой его в шину адреса.

67

Программный счетчик служит для формирования адреса обращения к ячейкам памяти, в которых хранятся команды программы управления микропроцессорной системы. В линейных алгоритмах содержание счетчика увеличивается автоматически на единицу при выполнении очередной команды алгоритма.

Стеком называют часть оперативной памяти, в ячейки которой последовательно записывают оперативную информацию. При записи этой информации указатель стека автоматически увеличивается на число заполненных при записи ячеек памяти. И наоборот, при счи- тывании информации из стека его ячейки последовательно очищаются, а указатель стека уменьшается на число считанных ячеек.

Регистры общего назначения служат для хранения оперативной информации, обращение к ним осуществляется через мультиплексор. Часть этих регистров предназначена для хранения адресной части команд, поэтому они программно недоступны.

В состав АЛУ входит: буфер и аккумулятор, предназначенные для промежуточного хранения исходной цифровой информации перед ее обработкой в АЛУ; арифметическо-логическое устройство, предназначенное для обработки цифровых сигналов, и регистр признаков.

Принцип работы микропроцессора при обработке команд. Перед началом работы микропроцессора в его программный счетчик автоматически заносится адрес первой команды программы управления работой микропроцессорной системы. Этот адрес через регистр адреса передается в буфер шины адреса, из которого он затем выставляется на шине адреса. Одновременно на шине управления микропроцессором устройством управления и синхронизации выставляется команда чтение, при исполнении которой из ПЗУ или ОЗУ побайтно в шину данных пересылаются составные части этой команды. Команда управления микропроцессорной системой состоит из двух частей: признака действия команды, который пересылается в регистр команд, и двух адресных составляющих этой команды, которые пересылаются в программно недоступные регистры общего назначения W и Z. В регистре команд исполнительная часть команды управления делится на ряд мелких команд, которые называются машинными циклами. Каждая из команд может содержать от 4 до 10 машинных циклов. Последовательность выполнения

68

машинных циклов составляет процесс непосредственного управления работой микропроцессора. Регистр команд через устройство управления и синхронизации формирует также внешние команды, которые направляются в шину управления. После исполнения оче- редной команды программный счетчик автоматически увеличивает свое содержание на единицу, т. е. при линейном алгоритме происходит естественный переход к следующей команде программы управления микропроцессором. Если обрабатываемая команда является командой ветвления, то в регистр адреса пересылается содержание регистра общего назначения W, в котором находится адрес перехода к следующей команде.

Принцип работы микропроцессора при обработке цифровых сигналов. Обработка цифровых сигналов производится в арифмети- ческо-логическом устройстве (АЛУ) микропроцессора. Это устройство может обрабатывать одновременнопоследовательно два цифровых сигнала. Для этой цели по команде машинного цикла сначала из регистра W, а потом из Z в буфер шины адреса последовательно направляются адреса хранения в ОЗУ (или устройств формирования) этих сигналов. Одновременно устройством управления и синхронизации микропроцессора на шине управления выставляется команда «чтение», по которой в шину данных, а затем и в буфер шины данных пересылается сначала один, а затем и другой цифровой сигнал. Эти сигналы из буфера последовательно пересылаются для промежуточного хранения вначале в буфер АЛУ, а затем в его аккумулятор. В АЛУ методом арифметического сложения и логических сдвигов производится совместная обработка этих сигналов по заданному алгоритму. Цифровой результат их обработки направляется для хранения в аккумулятор. А в регистре признаков отражаются признаки (или флаги) этого результата. К числу этих признаков (флагов) можно отнести: положительность или отрицательность цифрового результата, его четность или нечетность, равенство или неравенство нулю и т. д. Эти признаки или флаги используются командами ветвления для организации условия ветвления алгоритма. Для того чтобы полученный результат не был потерян при обработке последующих сигналов, перед началом последующей их обработки необходимо переслать предыдущей результат обработки из аккумулятора в один из регистров общего назначения или в ячейку ОЗУ.

69

4.1.2.Запоминающие устройства микропроцессорных систем

Для хранения цифровой информации в микропроцессорных системах используют два вида памяти: оперативную в форме ОЗУ (оперативное запоминающее устройство) и постоянную в форме ПЗУ (постоянное запоминающее устройство).

Оперативные запоминающие устройства (ОЗУ), или RAM (random access memory — память с произвольным доступом) относятся к энергозависимым устройствам памяти микропроцессорных систем, в которые информация вносится и сохраняется только при условии подачи к ним энергопитания. Основу ОЗУ составляет триггерный запоминающий элемент, схема которого показана на рис. 45.

Этот запоминающий элемент выполнен на основе n-МОП транзисторов, представляющих собой RS-триггер. При хранении битовой информации один из транзисторов Т1 или Т2 этого триггера находится в открытом состоянии в то время, как другой закрыт. При обращении к этому запоминающему элементу на шине выбор-

ки ШВi появляется высокий потенциал. Этот потенциал открывает транзисторы Т4 и Т3, в результате чего источник питания Ucc будет подключен через эти транзисторы к той шине записи-считыва- ния (Di, èëè Di-инверсное), для которой соответствующий транзистор (Т1 или Т2) будет закрыт. Таким образом, потенциал (символ) на этих шинах зависит от состояния триггера этого запоминающего элемента.

При записи информации в запоминающее устройство шина выборки ШВi остается активной, поэтому транзисторы Т4 и Т3 тоже открыты. При этом подача нулевого потенциала на Di-инверсную шину закрывает транзистор Т2, т. к. низкий потенциал этой шины передается на затвор этого транзистора через открытый транзистор Т3. При этом высоким потенциалом Ucc стока транзистора Т2 транзистор Т1 открывается. Поэтому, для записи символа 0 на инверсную шину Di подается низкий потенциал, если такой же потенциал

70