- •Аннотация
- •Содержание
- •Введение
- •Задание на курсовой проект
- •1. Разработка вариантов реализации узла
- •1.1. Первый вариант реализации
- •1.2 Второй вариант реализации
- •1.3. Основные элементы необходимые для реализации
- •2. Синтез и моделирование в quartus II
- •2.1. Моделирование работы первого варианта реализации
- •2.2. Моделирование работы второго варианта реализации
- •2.3. Выбор варианта реализации
- •3. Разработка интерфейса сопряжения с процессорной системой
- •3.1. Принцип взаимодействия устройства с процессором
- •3.2. Проектирование узла сопряжения в сапр Quartus II
- •4. Описание функционирования узла
- •Заключение
- •Список использованных источников
- •Приложение а
- •Полная принципиальная Электрическая схема узла
1.3. Основные элементы необходимые для реализации
Для реализации двух вариантов узла понадобятся некоторые элементы библиотек САПР Quartus II. Ниже представлен их список (таблицы 2 и 3).
Таблица 2 – Список элементов, необходимых для первого варианта узла
Название элемента |
Изображение |
12ИЛИ |
|
8ИЛИ |
|
3ИЛИ |
|
4ИЛИ |
|
2ИЛИ |
|
Дешифратор (Вход — 5 разрядов, Выход — 21 разряд) |
|
Счётчик (Выход — 5 разрядов, асинхронный сброс) |
|
Таблица 3 – Список элементов, необходимых для второго узла
Название элемента |
Изображение |
Инвертор |
|
4ИЛИ |
|
6ИЛИ |
|
3ИЛИ |
|
2ИЛИ |
|
2И |
|
8И-НЕ |
|
Сдвиговый регистр (Входы – clock, shiftin – чем заполнить разряд, aclr – асинхронный сброс, выходы – q (10 шт)) |
|
2. Синтез и моделирование в quartus II
Используя элементы, выбранные в пункте 1.3, реализуем и смоделируем работу предложенных вариантов реализации узла.
2.1. Моделирование работы первого варианта реализации
Так как период в нашем случае состоит из 20 (101002) тактов, нам потребуется пятиразрядный двоичный счетчик, и дешифратор с пятиразрядным входом. Построим схему в программе Quartus II (рисунок 5).
Рисунок 5. Схема первого варианта реализации в Quartus II
В данном случае счетчик выступает в роли распределителя тактовых импульсов. Он присваивает каждому такту номер от 0 до 19, с помощью дешифратора эти номера распознаются и элементы ИЛИ формируют искомые сигналы.
Временная диаграмма временного моделирования варианта реализации представлена на рисунке 6.
Рисунок 6. Результат временного моделирования первого варианта реализации узла
2.2. Моделирование работы второго варианта реализации
Теперь построим схему для второго варианта реализации, основанном на получении и преобразовании кода Джонсона. Счетчик Джонсона также используют в качестве распределителя тактовых сигналов, для его реализации требуется сдвиговый регистр, но с меньшем количеством выходов. Сама схема представлена на рисунке 7.
Рисунок 7. Схема второго варианта реализации в Quartus II
Принцип работы схемы отличается от первого варианта тем, что каждый такт кодируется кодом Джонсона, а затем преобразуется в искомый выходной сигнал путем выявления положений характерной координаты временной диаграммы – границы между зонами единиц и нулей, и сборок их по ИЛИ. Результат временного моделирования этого варианта представлен на рисунке 8.
Рисунок 8. Результат временного моделирования работы второго варианта реализации узла
2.3. Выбор варианта реализации
При компиляции проекта в Quartus II на экран выводятся результаты, согласно которым можно оценить количество логических элементов, занимаемых компилируемой схемой на плате. Результат компиляции представлены на рисунках 9 и 10.
Рисунок 9. Результат компиляции в Quartus II. Первый вариант реализации
Рисунок 10. Результат компиляции в Quartus II. Второй вариант реализации
Поскольку второй вариант реализации занимает 16 логических элементов, а первый – 21, то на основании критерия выбора варианта – минимум аппаратных затрат, выберем второй вариант, который реализован с помощью счетчика Джонсона.