- •Аннотация
- •Содержание
- •Введение
- •Задание на курсовой проект
- •1. Разработка вариантов реализации узла
- •1.1. Первый вариант реализации
- •1.2 Второй вариант реализации
- •1.3. Основные элементы необходимые для реализации
- •2. Синтез и моделирование в quartus II
- •2.1. Моделирование работы первого варианта реализации
- •2.2. Моделирование работы второго варианта реализации
- •2.3. Выбор варианта реализации
- •3. Разработка интерфейса сопряжения с процессорной системой
- •3.1. Принцип взаимодействия устройства с процессором
- •3.2. Проектирование узла сопряжения в сапр Quartus II
- •4. Описание функционирования узла
- •Заключение
- •Список использованных источников
- •Приложение а
- •Полная принципиальная Электрическая схема узла
Задание на курсовой проект
Разработать принципиальную электрическую схему генератора импульсов, формирующего на выходах 1, 2, 3, 4 сигналы, изображенные на временных диаграммах (рисунок 1). Временные интервалы на диаграммах заданы в микросекундах. Критерий выбора наилучшего варианта — минимум аппаратных затрат.[1]
Рисунок 1. Выходные сигналы
1. Разработка вариантов реализации узла
В данном курсовом проекте необходимо реализовать генератор импульсов четырех видов. Основная идея решения заключается в том, чтобы поделить период сигнала (1 мкс) на 20 тактов по 50 нс, а затем сформировать выходные сигналы, соответствующие временной диаграмме (рисунок 1), в зависимости от текущего такта.
Для разработки были выбраны два варианта узла. Первый – на основе двоичного счетчика и дешифратора; второй – получение искомых импульсов из сигналов счетчика Джонсона.
1.1. Первый вариант реализации
Вариант на основе двоичного счетчика и дешифратора представляет собой три последовательно включенных модуля – двоичный счетчик, дешифратор и блок ИЛИ, который формирует выходные сигналы. Блок ИЛИ представляет собой 4 элемента ИЛИ, который соединяет выходы дешифратора для получения искомых выходных сигналов. Структурная схема первого варианта реализации узла представлена на рисунке 1.
Рисунок 1. Структурная схема первого варианта реализации узла
С помощью счетчика определяется номер такта, затем дешифруется и собирается в выходные сигналы с помощью элементов ИЛИ. Функциональная схема узла представлена на рисунке 2.
Рисунок 2. Функциональная схема первого варианта узла.
1.2 Второй вариант реализации
В качестве второго варианта был выбран способ с использованием кода Джонсона. Структурная схема узла представлена на рисунке 2.
Рисунок 3. Структурная схема второго варианта реализации узла
Для генерации кода Джонсона потребуется счетчик Джонсона с самовосстановлением после сбоев, который представляет из себя сдвигающий регистр с перекрестной обратной связью. Далее код Джонсона преобразуется с помощью дешифратора Джонсона и блок ИЛИ формирует выходные сигналы. Принцип преобразования состоит в выявлении положения характерной координаты временной диаграммы – границы между зонами единиц и нулей [2]. Эти границы соответствуют закрашенным ячейкам таблицы 1.
Таблица 1 - Таблица истинности для выходных сигналов
q[9] |
q[8] |
q[7] |
q[6] |
q[5] |
q[4] |
q[3] |
q[2] |
q[1] |
q[0] |
out[0] |
out[1] |
out[2] |
out[3] |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
На рисунке 4 представлена функциональная схема реализации данного варианта реализации узла.
Рисунок 4. Функциональная схема второго варианта реализации узла.