Рис. 3.88
Коэффициент перечета счетчика равен 8, т.е. счетчиком могут быть зарегистрированы 7 входных импульсов, причем, восьмой импульс переполняет счетчик, обнуляя его, а девятый импульс является импульсом заполнения счетчика вновь.
Сброс счетчика в 0 возможен при одновременной подаче на R-входы разрядов счетчика (Т-триггеров) логической единицы.
Переключающая таблица суммирующего счетчика имеет следующий вид (рис. 3.89).
|
Кол-во входных |
Q3 |
Q2 |
Q1 |
показания счетчи- |
|
импульсов |
ка (двоич. код) |
|
|
|
|
|
0 |
0 |
0 |
0 |
000 |
|
1 |
0 |
0 |
1 |
001 |
|
2 |
0 |
1 |
0 |
010 |
|
3 |
0 |
1 |
1 |
011 |
|
4 |
1 |
0 |
0 |
100 |
|
5 |
1 |
0 |
1 |
101 |
|
6 |
1 |
1 |
0 |
110 |
|
7 |
1 |
1 |
1 |
111 |
|
8 |
0 |
0 |
0 |
000 |
|
9 |
0 |
0 |
1 |
001 |
Рис. 3.89
Вычитающий счетчик. Схема последующего вычитающего счетчика на триггерах, переключающихся перепадом 1/0, приведена на рис. 3.90.
111
Рис. 3.90
Переключательная таблица вычитающего счетчика совпадает с рис. 3.89, если последнюю (за исключением крайних столбцов) читать снизу в верх. Пусть, например, в счетчик записано число
510=S3S2S1=1012.
Перовым входным импульсом триггер Т1 переключается из 1 в 0 (по прямому выходу Q1); при этом на инверсном выходе Q1
возникает перепад 0/1, которым триггер Т2 не переключается; в счетчике останется, число 1002=410.Второй входной импульс устанавливает Т1 в состояние 1, на выходе Q1 появляется перепад 1/0,
который переключает Т2 в состояние 1, а формирующийся при этом на Q2 перепад 1/0 переключает Т3 в состояние 0 – в счетчике остается число 0112=310. Аналогично можно рассмотреть действие последующих входных импульсов.
i. Счетчики с параллельным переносом
Счетчики с последовательным переносом, имея простую структуру, обладают рядом недостатков: низкое быстродействие; при смене одного числа другим может произойти ложное срабатывание счетчика. Когда для устройства, куда входит счетчик, отмеченные недостатки являются существенными, используют счетчики с параллельным переносом, структура которого имеет вид (рис.
3.91).
112
Рис. 3.91
Ко всем разрядам такого счетчика информация о состоянии предыдущих разрядов поступает параллельно, также одновременно поступают к ним счетные (входные) импульсы. При этом переключающиеся разряды переходят в новые состояния одновременно. Переключение их в нужной последовательности обеспечивается логическими цепями, которые при поступлении входного импульса одни триггеры удерживают от переключения, а другим разрешают переключиться. Триггеры такого счета, кроме счетного, должны иметь информационные входы, на которые поступают разрешения или запреты с логических цепей.
Рассмотрим принцип действия реверсивного счетчика с параллельным переносом (рис. 3.92), как наиболее универсального.
Рис. 3.92
Для перехода от сложения к вычитанию надо изменять подключение счетного входа последующего триггера к выходам предыдущего.
113
Чтобы осуществить сложение, на шину сложения с входа D подается 1, которой вводятся в действие конъюнкторы верхнего ряда. При этом на шине вычитания присутствует 0,за счет чего конъюнкторы нижнего ряда выключены. Вычитание осуществляется при D=0, т.е. с подачей 1 на шину вычитания и 0 на шину сложения. Счетные импульсы поступают на вход Т.
Каждый триггер переключается по тактовому входу С при J=K=1, что имеет место, когда на входах всех предыдущих триггеров (на прямых – при сложении, на инверсных – при вычитании) будут единицы.
Пусть, к примеру, в счетчик, установленный на сложение (D=1), записано число 1002=410 (Q3=1; Q2=Q1=0). Так как при этом предыдущими разрядами обеспечивается J3=K3=0, J2=K2=0 и постоянно J1=K1=1, то первый счетный импульс может переключить только первый разряд (Т1). Вслед за этим с выхода Q1 на входы J2 иK2 поступит 1, поэтому второй счетный импульс установит в единицу второй разряд и сбросит в 0 первый. Далее процесс счета протекает аналогично и с приходом на вход каждого счетного импульса регистрируемое в счетчике число возрастает на единицу.
Пусть при тех же (Q3=1; Q2=Q1=0) счетчик устанавливается в режим вычитания (D=0). Теперь входы J и K каждого триггера получают информацию с инверсного выхода предыдущего, т.е. сейчас J3=K3=1, J2=K2=1, J1=K1=1. Поэтому первый счетный импульс переключит все рассматриваемые разряды, установив Q3=0; Q2=Q1=1, т.е. уменьшив предварительно записанное в счетчик число на единицу. Аналогично действует каждый входной импульс.
3.8.3 Недвоичные счетчики
Счетчики, структура которых была рассмотрена ранее, являются двоичными. После поступления на вход двоичного счетчика 2n импульсов он обнуляется, т.е. емкость такого счетчика N=2n (где n-число разрядов).
Недвоичный счетчик имеет емкость N<2n, т.е. он обнуляется серией импульсов, число которых меньше 2n.
При проектировании недвоичных счетчиков вначале определяют количество его разрядов n так, чтобы 2n было наибольшим ближайшим к N числом. Затем тем или иным методом исключают избыточные состояния счетчика, число которых равно 2n – N.
Используя следующие принципы исключения избыточных состояний в различных недвоичных счетчиках:
-в счетчиках с принудительной установкой разрядов в 1 используются мини задержки;
-в счетчиках с принудительным обнулением – цепь обнуления с логическим элементом;
-используются счетчики с удержанием разрядов от переключения, счетчики с устанавливаемым коэффициентом деления, десятичные счетчики.
Десятичные счетчики. Десятичные (декадные) счетчики имеют коэффициент пересчета N=10. На рис. 3.93 изображена структурная схема счетчика, состоящего из трех последовательно соединенных десятичных счетчиков (декад) I, II, III, избыточные состояния в которых исключаются тем или иным образом.
Рис. 3.93
Декада I обнуляется каждым десятым входным импульсом, II
– каждым сотым, III – каждым тысячным. Если на вход Т счетчика прошло, к примеру 283 импульса (рис. 3.93), то декада I обнуляется 28 раз, после чего в нее еще записывается число 3; в декаду II переносится 28 единиц, которыми она обнуляется 2 раза, после чего в нее еще окажется записанным число 8; в декаду III из декады II переносится две единицы.
Если к выходам триггеров каждой декады присоединены дешифратор и индикатор, то двоичное число индицируется в десятичном коде.
Предполагается, что в рассмотренном счетчике каждая декада представлена четырьмя триггерами, т.е. работаем в натуральном
двоичном коде 8-4-2-1 (веса двоичных разрядов, соответственно 23- 22-21-20)
b.Регистры
Регистр предназначен для хранения двоичного числа (слова). Поэтому основу его составляют запоминающие элементы – триггеры. В каждом из них должна храниться цифра разряда числа. Кроме хранения регистр может осуществлять сдвиг принятого слова, преобразование двоичного кода из прямого в обратный (когда единицы заменяются нулями, а нули единицами) и наоборот, логические сложение и умножение.
В зависимости от способа ввода и вывода разряда числа различают регистры параллельные, последовательные и параллельнопоследовательные. В параллельном регистре ввод и вывод слова осуществляется в параллельной форме – одновременно всех разрядов, в последовательном разряды числа вводятся и выводятся последовательно, в параллельно-последовательном регистре ввод числа осуществляется в параллельной форме, а вывод – в последовательной, или наоборот.
3.9.1 Параллельный регистр
Параллельный регистр может быть на RS-триггерах (рис.
3.94).
Рис. 3.94
При однофазном способе ввода информации, принцип действия регистра можно разбить на несколько последовательных этапов. Рассмотрим однофазный прием числа х1х2, когда информация вводится только по одному входу каждого триггера (разряда). В нашем случае по S-входу. Перед приемом числа все триггеры регистра обнуляются по сигналу 1 на шине «О». На втором этапе по
сигналу 1 на шине «П» (при этом на «О» - 0) двоичное число х1х2 всеми разрядами одновременно (параллельно) через конъюнкторы записывается в разряды триггера Т1 и Т2. Выдача числа в прямом коде осуществляется по сигналу 1 на «Впр» и 0 на «Вобр»; в обратном
– по сигналу 0 на «Впр» и 1 на «Вобр».
При парафазном способе ввода числа информация одновременно подается на обо входа триггеров (разрядов) в прямом (х1 и х2 на S-входы) и обратном ( x1 и x 2 на R-входы) кодах. Такая запись числа осуществляется в один такт и производится намного быстрее.
3.9.2Последовательный регистр
Впоследовательных регистрах число вводится и выводится последовательно разряд за разрядом. Разряды (триггеры) такого регистра соединены последовательно. Каждый разряд выдает информацию в следующий и одновременно принимает новую информацию из предыдущего. Для этого каждый разряд должен иметь два запоминающих элемента. Поэтому, в качестве разрядов последовательного регистра могут применяться двухступенчатые D- и JKтриггеры с динамическими С-входами. При последовательном соединении разрядов, по фронту тактового импульса во входную ступень разряда будет заноситься информация, а по спаду импульса она будет переписываться в выходную ступень разряда.
Структурная схема последовательного двухразрядного регистра приведена на рис. 3.95.
Рис. 3.95
Для ввода в регистр, к примеру, двоичного числа 012 необходимы два импульса сдвига. В начале младший разряд числа 1 подается на вход х (при этом на входах старшего разряда регистра Т2
J=1 и K=0) и с приходом первого импульса сдвига записывается в разряд Т2 (Q2=1, Q2 =0). После этого на х-вход подается старший
разряд числа 0 и с приходом второго импульса сдвига одновременно (с учетом перепадов потенциала в импульсе) 1 перезаписывается в разряд регистра Т1, а 0 записывается в разряд Т2.
Для выдачи в последовательной форме записанного числа надо на входы старшего разряда регистра подать х=0, а на шину импульсов сдвига – необходимое количество импульсов в зависимости от разрядности регистра. Первый импульс выдвинет из младшего разряда регистра младший разряд числа, на его место передвинется второй разряд числа и т.д. – все число сдвинется вдоль регистра на один разряд.
Одновременно с входов в старший разряд регистра будет записан 0. После необходимого количества импульсов сдвига число будет полностью выведено из регистра, в разряды которого окажутся записанными нули.
Регистр, в котором можно осуществить сдвиг числа называется сдвиговым.
На рис. 3.96 изображены сдвиговые регистры на D-триггерах со сдвигом числа (слова) вправо (а) и влево (б).
Рис. 3.96
Схема реверсивного сдвигового регистра изображена на рис. 3.97. При V=1 верхний ряд конъюнкторов заблокирован и в регистр сдвиговыми импульсами могут вдвигаться разряды слова слева на право с входа D1. При V=0 блокируется нижний ряд конъюнкторов и слово может вдвигаться с входа D2 справа на лево.
Параллельно-последовательные регистры используются для преобразования параллельной формы кода в последовательную и наоборот.
3.10 Цифровые устройства на логических элементах
Для выполнения более сложных операций используются цифровые устройства, в которых структуры простых логических схем (элементов) соединяются определенным образом.
3.10.1 Дешифраторы
Дешифраторы широко используются в цифровой технике, например, для выбора того или иного функционального узла (устройства) в зависимости от кода адреса узла, поступающего на вход дешифратора.
Принцип действия рассмотрим на примере линейного (матричного, одноступенчатого) дешифратора (рис. 3.98), в котором каждый конъюнктор получает информацию о всех n-разрядах кода, поэтому число его входов равно n (в данном случае – трем).
Рис. 3.98
Легко заметить, что возбуждается тот выход дешифратора (yn=1), номер (адрес) которого в двоичном коде установлен на входах. Так, выход y1=1 (возбуждается) с появлением на входах когда х1=1, х2=х3=0 (0012=110).
Условное графическое изображение дешифратора с четырьмя адресными входами (на которые поступают разряды входного кода с весами 8, 4, 2, 1), с 16 выходами и с входом разрешения V, логическая 1 на котором блокирует дешифратор, приведено на рис. 3.99.
Рис. 3.99
3.10.2 Шифраторы
Шифраторы решают задачу, обратную дешифратору: на входах устанавливается код, соответствующий десятичному номеру входа, на котором появилась логическая 1.
Принципиальная схема шифратора изображена на рис. 3.100.
Рис. 3.100
Например, при возбуждении входа №3 (появляется 1) на выходе шифратора имеем код 0112=310.
Условное графическое изображение шифратора приведено на рис. 3.101.
