Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

Учебное пособие 800596

.pdf
Скачиваний:
2
Добавлен:
01.05.2022
Размер:
7.07 Mб
Скачать

ствлено в 1 секунду. Оно является одной из важных характеристик триггера, определяющих возможность его использования в устройствах импульсной и вычислительной технике, автоматике и т.д.

3.7.3 Интегральные триггеры

Интегральный триггер может быть выполнен монолитным или реализован на логических элементах (микросхемах).

Интегральные триггеры бывают асинхронными (нетактируемыми) и синхронными (тактируемыми). Аналогично триггеру на дискретных компонентах, интегральный асинхронный триггер имеет лишь информационные входы, сигналы на которых с момента их появления определяют состояние триггера. Синхронный триггер кроме информационных входов имеет синхронизирующий (тактируемый, тактовый) вход. Сигналы на информационных входах воздействуют на такой триггер только при сигнале на синхронизирующем входе.

Асинхронный RS-триггер. На выходе элементов И-НЕ и ИЛИ-НЕ имеются усилители-инверторы. Поэтому на двух таких элементах можно выполнить триггер, если вход одного элемента соединить с выходом другого. Полученный таким образом триггер является асинхронным RS-триггером. Он имеет два входа:

S – установки триггера в 1

R – установки триггера в 0

Асинхронный RS-триггер – простейший интегральный триггер, применяющийся самостоятельно, а также входящий в состав более сложных интегральных триггеров в качестве запоминающей ячейки.

RS-триггер на элементах ИЛИ-НЕ

На рис. 3. приведена схема (а) и условное изображение (б) асинхронного RS-триггера со статическими входами S (Set – установка триггера в 1) и R (reSet - обнуление

101

Рис. 3.75

или возврат триггера в исходное состояние).

Выход Q называется прямым выходом, определяющим его

состояние, а выход Q - инверсным.

Переключающим сигналом для рассматриваемого триггера является 1, а так же то, что входы связаны зависимостью, которая отражается переключательной таблицей (рис. 3.76).

S

R

Q

 

 

 

 

 

Q

 

 

 

 

 

 

 

 

0

0

состояние триггера не из-

 

 

меняется

 

 

 

1

0

1

 

0

 

0

1

0

 

1

 

1

1

запрещенное состояние

 

 

Рис. 3.76

 

 

 

RS-триггер на элементах И-НЕ. Переключающим сиг-

налом для RS-триггера на И-НЕ (рис. 3.77) является 0.

Рис. 3.77

102

Переключательная таблица рассматриваемого триггера имеет вид (рис. 3.78)

 

 

 

 

 

 

Q

 

 

 

 

S

 

 

R

 

Q

 

 

 

 

 

 

 

 

 

 

0

 

0

 

запрещенное состояние

0

 

1

 

1

 

0

 

1

 

0

 

0

 

1

 

1

 

1

 

состояние триггера не из-

 

 

 

 

 

 

меняется

 

 

 

 

 

 

 

 

 

Рис. 3.78

 

 

 

Синхронный RS-триггер (RSC-триггер). Для устранения ложного срабатывания триггера, кроме стационарных информационных входных S- и R-сигналов, подаются синхронизирующие (тактирующие) сигналы на добавочный C-вход, которые способствуют установлению состояний S- и R-входов триггера.

Одноступенчатый RSC-триггер с прямыми входами

При подаче на C-вход RSC-триггера тактирующего сигнала (С=1) состояния S- и R-входов передаются на соответствующие входы RS-триггера, входящего в состав RSC-триггера, переключение которого определяется таблицей, рассмотренной ранее (рис. 3.76). При отсутствии тактирующего сигнала (С=0) информация с R- и S-входов не передается и триггер не переключается.

Одноступенчатый RSC-триггер с инверсными входами

103

Принцип действия данного триггера аналогичен RSCтриггеру с прямыми входами.

Двухступенчатый RSC-триггер (RSC-триггер с динамическим C-входом)

При С=1 первая ступень (триггер T1 ) принимает информацию

с входов S и R, которая определяет состояние выходов Q1 и Q1 , но

при этом вторая ступень (триггер T2 ) не переключается т.к. на его

тактирующий C-вход поступает логический 0 с инвертора.

При С=0 наоборот первая ступень не переключается, а ин-

формация с входов Q1 и Q1 определяет состояние второй ступени T2 , т.к. на его C-вход приходит 1 с инвертора.

Триггер со счетным запуском (Т-триггер). Триггер со счет-

ным запуском должен переключаться каждым импульсом на счетном входе Т (или С).

Для устранения ложных переключений Т-триггера и непредсказуемости его окончательного состояния, используют двухступенчатый RSC-триггер с входами и выходами, соединенными определенным образом (рис. 3.79).

104

Рис. 3.79

С приходом переднего фронта (положительный перепад 0→1) счетного импульса на C-вход первая ступень T1 переключа-

ется (состояния выходов Q1 и Q1 изменяется), но вторая ступень T2 не переключается, т.к. через инвертор на ее C-вход поступает 0.

Через время tи (длительность счетного импульса) на C-вход

ступени T1 приходит задний фронт (отрицательный перепад 1→0) счетного импульса, который не изменяет состояние первой ступени, но переключает вторую ступень T2 , меняя состояние выходов

Q2 и Q 2 . Одновременно с изменением выходов второй ступени меняется состояние входов S и R первой ступени, т.к. S-вход соединен с Q 2 - выходом, а R-вход с Q2 - выходом, что автоматиче-

ски подготавливает триггер к приему следующего счетного импульса.

Триггер задержки (D-триггер). D-триггер имеет один информационный D-вход и тактовый C-вход. он состоит из синхронного RSC-триггера дополненного инвертором (рис. 3.80).

105

Рис. 3.80

Исходя из временной диаграммы (рис. 3.81) можно сделать вывод, что Q -состояние D-триггера определяется состоянием D-

входа, но повторяет его только с приходом на C-вход тактирующего импульса (С=1). При С=0 состояние D-триггера не меняется даже при изменении информации на D-входе, т.е. триггер меняет со-

стояние с задержкой t з только с приходом сигнала С=1.

Рис. 3.81

D-триггер можно выполнять двухступенчатым (рис. 3.82 а) и в счетном режиме (рис. 3.82 б).

106

Рис. 3.82

DV-триггер. На рис. 3.83 приведена схема DV-триггера и его условное графическое изображение. Легко понять, что при V=1 он функционирует аналогично D-триггеру.

Рис. 3.83

Если на V-входе установить логический 0, то триггер блокируется: его состояние остается таким, каким оно было до этой установки вне зависимости от смены сигналов на D-входе и поступления синхронизирующих импульсов. Возможность отключать DV-

107

триггер от информационных сигналов расширяет его функциональные возможности по сравнению с D-триггером.

D-триггеры используются в быстродействующих цифровых устройствах, т.к. информация поступает только по одной шине – на D-вход.

JK-триггер. JK-триггер обычно выполняются тактируемыми. Такой JK-триггер имеет информационные входы J и K, которые по своему влиянию аналогичны входам S и R тактируемого RSC- триггера: при J=1, K=0 триггер по тактовому импульсу устанавливается в состояние Q=1; при J=0,K=1 – переключается в состояние Q=0, а при J=K=0 – хранит ранее принятую информацию. Но в отличие от RSC-триггера одновременное присутствие логических 1 на информационных входах не является для JK-триггера запрещенной комбинацией; при J=K=1 триггер работает в счетном режиме, т.е. переключается каждым тактовым импульсом (рис. 3.84)

Рис. 3.84

На базе тактируемого JK-триггера можно реализовать T- триггер (рис. 3.85, а), D-триггер (рис. 3.85, б) и DV-триггер

(рис. 3.85,в)

108

Рис. 3.85

3.8 Счетчики

Счетчик предназначен для счета поступающих на его вход импульсов, в интервале между которыми он должен хранить информацию об их количестве. Поэтому счетчик состоит из запоминающих ячеек – триггеров.

Ячейки счетчика называют его разрядами. Каждый разряд счетчика может находиться в двух состояниях. Число устойчивых состояний, которое может принимать данный счетчик, называют его емкостью, модулем счета или коэффициентом переноса.

Если с каждым входным импульсом зарегистрированное («записанное») в счетчике число в счетчике увеличивается, то такой счетчик называется суммирующим, если же оно уменьшается, то вычитающим. Счетчик, работающий как на сложение, так и на вычитание, называется реверсивным.

Счетчик, у которого под воздействием входного импульса состояния переключающихся разрядов изменяются последовательно друг за другом, называют счетчиком с последовательным переносом, а когда переключение происходит одновременно – счетчиком с параллельным переносом. счетчики могут выполняться на счетных триггерах (Т-триггерах), которые можно строить на основе RSC-, D- и JK-триггеров. Причем Т-триггер является сумматором по mod 2. Действительно, если Т-триггер был установлен в 0, то с приходом синхроимпульса он устанавливается в 1. Этот факт запишется так: 0+1=1. Если Т-триггер был установлен в 1, то с приходом синхроимпульса он устанавливается в 0, т.е. 1+1=0.

Число Т-триггеров, входящих в состав счетчика и используемых непосредственно для подсчета и хранения числа импульсов, представляет разрядность счетчика. Разрядность определяет число

109

N установочных состояний счетчика. В зависимости от N счетчики делятся на двоичные (для них N=2n, где n-разрядность счетчика) и с произвольным коэффициентом переноса (или пересчета) (N≠2n). Наибольшее распространение получили двоичные и десятичные (N=10) счетчики.

3.8.1 Счетчики с последовательным переносом

Счетчики с последовательным переносом (или асинхронные счетчики) имеют следующую структуру (рис. 3.86).

Рис. 3.86

Суммирующие счетчики. Рассмотрим принцип действия трехразрядного счетчика на основе двухступенчатых Т-триггеров с динамическим С-входом (рис. 3.87), работающего в режиме суммирования счетных Т-импульсов.

Рис. 3.87

Полное представление о состояниях счетчика в зависимости от числа пришедших на Т-вход импульсов дают временные диаграммы (рис. 3.88), где изображены последовательность входных импульсов (на входе Т), а также состояния триггеров – первого (Q1), второго (Q2) и третьего (Q3). Фронты импульсов на диаграммах показаны идеальными; потенциал, соответствующий логическому 0, считается равным нолю; переключающие потенциалы для наглядности помечены крестиками.

110