Прерывания в мк. Регистры, влияющие на работу контроллера по внешним прерываниям
Прерывание – это событие, которое требует немедленной реакции со стороны МК. Реакция состоит в том, что МК прерывает обработку текущей программы и переходит к выполнению другой подпрограммы. По завершении этой подпрограммы процессор возвращается к выполнению прерванной программы.
Прерывания делятся на внешние и внутренние. Внешние прерывания – это прерывания, срабатывающиеся при определённом напряжении на линиях МК (INT0, INT1). Внутренние прерывания – это прерывания, которые могут вызвать АК, АЦП, СТ и т.п.
Для глобального разрешения и запрещения служит бит I в регистре SREG. При возникновении прерывания флаг I регистра SREG аппаратно сбрасывается, запрещая тем самым обработку следующих прерывании. Однако в подпрограмме обработки прерывания этот флаг можно снова установить в 1 для разрешения вложенных прерываний.
Регистр масок внешних прерываний – EIMSK
INT1 – INT0 (External Interrupt Request 1-0 Enable) - Разрешение запроса внешних прерываний. При установленных битах INT1-INT0 и установленном бите I регистра статуса SREG разрешаются прерывания по соответствующим выводам входов сигналов прерываний. Активация любого из этих выводов вызовет запрос прерывания даже если вывод будет разрешен как выход. Это обеспечивает возможность организации программного прерывания.
Регистр флагов внешних прерываний – EIFR
INTF1 – INTF0 (External Interrupt 1-0 Flags) - Флаги внешних прерываний. В случае поступления запроса на прерывание на какой-либо из выводов INT1-INT0 будет установлен в 1 соответствующий флаг прерывания INTF1-INTF0. Если бит I регистра SREG и соответствующий бит разрешения INT7-INT4 в EIMSK будут установлены, то MCU перейдет к вектору прерывания. По завершению подпрограммы прерывания флаг очищается.
Регистр управления внешними прерываниями – EICR
ISCX1, ISCX0 (External Interrupt 1-0 Sense Control bits) - биты управления опознаванием внешних прерываний. Внешние прерывания 1 - 0 активируются по выводам INT7-INT4, если установлен флаг I в SREG и установлена соответствующая маска в EIMSK
Архитектура ядра avr-контроллеров. Назначение основных узлов avr-контроллеров
FLASH
– память программ, энергонезависимое
ПЗУ. Здесь хранится программа, которая
будет исполняться блоком ALU микроконтроллера.
Флешь-память чипа можно многократно
перезаписывать, тем самым меняя или
дополняя программный код для выполнения.
EEPROM – энергонезависимая память, предназначенная для долговременного хранения различной информации, которая может изменяться в процессе функционирования микроконтроллерной системы.
TWI - интерфейс для обмена данными по двухпроводной шине. К такой шине данных можно подключить до 128 различных устройств, используя две линии данных: тактовый сигнал (SCL) и сигнал данных (SDA). Интерфейс TWI является аналогом базовой версии интерфейса I2C.
SPI – последовательный периферийный трехпроводный интерфейс, предназначен для организации обмена данными между двумя устройствами. В основе сдвиговый регистр.
USART - последовательный асинхронный интерфейс для обмена данными с другими устройствами.
JTAG Interface - важный интерфейс, который позволяет производить внутреннюю отладку прямо в чипе используя блок внутренней отладки.