Содержание
Введение………………………………………………...………………….....4
1. Описание алгоритма ………………………………………………………….5
Блок-схема алгоритма………………………………………..………………6
Структура операционного устройства………………………..……………..7
4. Моделирование работы алгоритма на ЭВМ ……………..............................8
Приложение 1.........................................................................................................9
Приложение 1.1....................................................................................................12
Библиографический список ..……….………………………………………….13
Введение
В цифровых вычислительных машинах такие устройства, как процессоры, каналы ввода-вывода, блоки управления внешними устройствами и т.п. выполняют операции над информацией, поэтому их называют операционными. В функциональном и структурном отношении операционное устройство можно разделить на операционные и управляющие автоматы.
Операционные автомат (ОА) состоит из регистров, сумматоров, блоков памяти, каналов передачи информации, шифраторов, дешифраторов и других узлов, производит прием из внешней среды и хранение двоичных данных и реализует некоторый набор элементарных преобразований информации, выдает во внешнию среду результаты преобразований, а также в управляющий автомат (УА). Выполнение операций в ОА инициируется поступлением в операционный блок соответствующих управляющих сигналов от управляющего автомата.
Следовательно, УА вырабатывает расперделенную во времени последовательность управляющих сигналов порождающих в операционном блоке нужную последовательность элементарных функциональных операций.
Последовательность управляющих сигналов УА определяется сигналами кода операций, поступающими в управляющий блок извне, и сигналами, зависящими от промежуточных результатов преобразований.
1 Описание алгоритма
При выполнении операции извлечения квадратного корня с востоновлением остатка в прямом коде, для получения результата надо выполнить n одинаковых циклов, которые содержат три фазы:
Из сумматора вычитается очередной результат извлечения корня с приписанной к нему парой 01. Если разность положительна то очередная цифра =1, иначе =0.
Если очередная цифра результата = 0, то необходимо сделать восстановление сумматора.
Содержимое сумматора сдвигается на 1 разряд влево и формируется значение регистра RGM. ироваФормние регистра RGM происходит следующим образом:
0,01
0,y101
0,y1y201
………..
и т. д.
Общая формула вычисления Y как корня квадратного из X: Yn+1=0,5(Yn+x/Yn) .
2 Блок-схема алгоритма
RG2M
RG1M[1]=0
0
SmM=SmM+RG2M+1
1
RG1M
RG2M[2]=0
RG1M[i]=1
RG2M
SmM=SmM+RG2M
RG2M[i]=1
SmM
3. Схема операционного устройства
Y4
1
Y1
RG1M
SmM
Y2
Y5
Y3
n
RG2M
|
Упр. сигнал |
Операция |
|
Y1 |
Загрузка в сумматор подкоренного выражения |
|
Y2 |
Вычитание из сумматора регистра RG2M SmM=SmM+RG2M+1 |
|
Y3 |
Сдвиг сумматора влево |
|
Y4 |
Выдача результата |
|
Y5 |
Сдвиг сумматора на один разряд влево |
4. Моделирование работы алгоритма на ЭВМ
Для моделированиям работы алгоритма было решено использовать язык программирования высокого уровня Borland Pascal 7.0 как наиболее приемлемый для решения данного рода задач. Программа выполнена методом восходящего программирования и имеет в своей основе три ключевых процедуры:
Процедура sloj. Выполняет сложение массивов двоичных чисел. Реализует управляющий сигнал Y2.
Процедура sdvig. Выполняет сдвиг массива на один разряд влево. Реализует управляющий сигнал Y5.
Процедура invert. Выполняет инвертирование числового массива. Используется в формировании дополнительного кода R2.
Управляющие сигналы Y1 и Y4 реализуются простыми операциями ввода-вывода. Управляющий сигнал Y3 реализуется непосредственно в цикле, постоянным обнулением массива R2 и новым его формированием из R1 и приписыванием пары 01.
Приложение 1