Триггеры

В арифметических и логических устройствах для хранения информации чаще всего используют триггеры - электронные устройства с 2-мя устойчивыми состояниями выхода. Одному из этих состояний приписывается значение логической 1, а другому - логического 0. Под влиянием входного импульса (строба) триггер скачкообразно переходит из одного состояния в другое, после чего он сохраняет новое состояние неограниченно долго.

Для удобства использования в схемах вычислительных устройств триггеры обычно имеют 2 выхода: прямой Q и инверсный . В единичном состоянии на выходе Q сохраняется высокий уровень напряжения, в нулевом - низкий, на выходе- наоборот.

Триггеры - это элементарные цифровые автоматы, содержащие элемент памяти и схемы управления им. Элемент памяти обычно строится на 2-х логических элементах типа 2И-НЕ или 2ИЛИ-НЕ. На схему управления поступают входные сигналы (информационные, тактирующие, установочные) и сигналы обратной связи с выхода триггера.

Для управляющих входов триггера приняты следующие обозначения:

S (Set - установка) - вход для раздельной установки триггера в состояние логической 1 (Q = 1;= 0);

R (Reset - сброс) - вход для раздельной установки триггера в состояние логического 0.

T (Toggle - релаксатор) - счетный вход триггера;

J (Jerk - внезапное включение) - вход для раздельной установки в логическую 1 универсального JK-триггера;

K (Kill - внезапное отключение) - вход для раздельной установки в логический 0 универсального JK-триггера;

D (Delay - задержка, Drive - передача) - информационный вход для установки триггера в 0 или в 1;

V (Valve - клапан, вентиль) - управляющий вход для разрешения приема либо информационных, либо тактовых сигналов;

C (Clock - сигнал синхронизации) - тактовый вход, разрешающий схеме управления запись информации в триггер.

Асинхронный (несинхронизируемый) rs-триггер

Принципиальная схема и условное обозначениеRS- триггеров на логических элементах 2И-НЕ и 2ИЛИ-НЕ представлены на рис. 11.

Рис.11. RS-триггеры на логических элементах 2И-НЕ и 2ИЛИ-НЕ и временные

диаграммы их работы

Из временных диаграмм видно, что триггер устанавливается в единичное состояние при и сохраняет это состояние при. Притриггер возвращается в состояние 0. Комбинация входных сигналовзапрещена.

Синхронизируемый (тактируемый) rs-триггер

В синхронизируемыхRS- триггерах входные логические элементы 2И-НЕ инвертируют сигналы R, S, если С=1, в противном случае прохождение сигналов R, S на входы триггера заблокировано.

Рис.12. Схема тактируемого RS-триггера и временные диаграммы его работы

D-триггер

D-триггер (рис.13) реализует задержку/фазирование информационного сигнала с помощью сигнала тактирования.

Рис.13. Схема D-триггера и временные диаграммы его работы

Т-триггер

Рис.14. Схема Т-триггера и временные диаграммы его работы

Т-триггер (рис.14) строится на базе D-триггера с помощью обратной связи . Т-тригер называют также счетчик-делитель на два, т.к. он делит входную частоту на 2. Т - триггер изменяет свое состояние на противоположное после каждого воздействия по входу Т.

Другой вариант Т-триггера можно получить, используя тактируемый RS-триггер с обратными связями (рис.15).

Рис.15. Т - триггер на тактируемом RS- триггере с обратными связями