3. Приложение 2

Задание для моделирования

В результате проектирования одноразрядного двоичного сумматора (рис. 4) на основе моделирования определить максимально возможные времена переключения логических элементов исходя из требований по быстродействию сумматора (рабочей частоте), приведенному в таблице вариантов заданий.

Теоретическое введение:

Сумматор является простейшим цифровым устройством. Это узел ЭВМ, выполняющий арифметическое суммирование кодов чисел, т.е. он предназначен для сложения двух чисел, заданных в двоичном коде. Сравним суммирование десятичных и двоичных чисел:

Правила сложения двоичных и десятичных чисел одинаковы:

1. сложение производиться поразрядно – от младшего разряда к старшему;

2. в младшем разряде вычисляется сумма младших разрядов слагаемых А_i и В_i. Эта сумма в данной системе счисления может быть записана однозначным числом S₁ либо двухзначным числом P₁S₁. Функция P называется переносом;

3. во всех последующих разрядах находится сумма данных разрядов слагаемых A_iи B_i, причем при P_i-1=1 к этой сумме добавляется единица (в числовых примерах, приведенных выше, этот случай выделен жирным шрифтом, результат сложения в i-м разряде записывается в виде однозначного S_iили двухзначного P_iS_iчисла

Таким образом, в каждом разряде необходимо найти сумму A_i, B_iи P_i-1(если P_i-1=1), т.е. определить S_iи P_i. По числу входов различают полусумматоры, одноразрядные сумматоры (ОС) и многоразрядные сумматоры.Одноразрядный двоичный сумматорсостоит из двух комбинационных схем: одна формирования S_i, вторая для определения P_i. (см. рисунок 4). Многоразрядный сумматор строится на основе одноразрядных в соответствии с правилами сложения.

Рис. 4. Схема одноразрядного двоичного сумматора.

Одноразрядные сумматоры имеют три входа (Xi, Yi, Pi – правый на выходе генератора) и обеспечивают сложение разрядов слагаемых Xi, Yi (второй сверху логический элемент “И”) и переноса Pi из предыдущего разряда (верхний логический элемент “И”) (см. таблицу), Si – результат сложения (красная шина), Pi+1 – перенос в высший разряд (голубая шина).

Таблица истинности сумматора

Xi	Yi	Pi	Si	Pi+1
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

№	Логическое выражение	Формулировка
1	F1=X*0=0 (элемент “И”)	Логическое произведение любого аргумента на 0 равно 0
2	F2=X*1=X (элемент “ИЛИ”)	Логическое произведение любого аргумента на 1 равно значению аргумента
3	F3=X*X=X	Логическое произведение одних и тех же аргументов равно аргументу
4	F4=X*X^=0	Логическое произведение аргумента с его инверсией равно 0
5	F5=X+0=X	Логическая сумма любого аргумента с 0 равна аргументу
6	F6=X+1=1	Логическая сумма любого аргумента с 1 равна 1
7	F7=X+X=X	Логическая сумма аргумента с самим собой равна аргументу
8	F8=X+X^=1	Логическая сумма аргумента с его инверсией равна 1
9	F9=X^^=Х	Двойная инверсия аргумента дает его истинное значение
10	F10=X1*X2=X2*X1	Переместительный закон
11	F11=X1+X2=X2+X1	-“-
12	F12=(X1*X2)*X3=X1*(X2*X3)	Сочетательный закон
13	F13=(X1+X2)+X3=X1+(X2+X3)	-“-
14	F14=X1*(X2+X3)=X1*X2+X1*X3	Раскрытие скобок
15	F15=X1+(X2*X3)=(X1+X2)*(X1+X3)	Исключенное третье
16	F16=X1+X1*X2=X1	Поглощение
17	F17=X1+X1^*X2=X1+X2	-“-
18	F18=(X1*X2)^=X1^+X2^	1 правило де Моргана
19	F19=(X1+X2)^=X1^*X2^	2 правило де Моргана

где: ^ - инверсия аргумента, * - логическое произведение.

Логические уравнения сумматора: S=y1+y2+y3+y4 Y1=x1^*x2^*x3 Y2=x1^*x2*x3^ Y3=x2^*x3^*x1 Y4=x1*x2*x3 Pi+1=y1+y2+y3+y4 Y1=x1^*x2*x3 Y2=x1*x2^*x3 Y3=x1*x2*x3^ Y4=x1*x2*x3

Варианты заданий

Таблица

№ в группе	Частота работы сумматора [Гц]
	АП-91	АП-92
1	1e+07	26e+07
2	2e+07	27e+07
3	3e+07	28e+07
4	4e+07	29e+07
5	5e+07	30e+07
6	6e+07	31e+07
7	7e+07	32e+07
8	8e+07	33e+07
9	9e+07	34e+07
10	10e+07	35e+07
11	11e+07	36e+07
12	12e+07	37e+07
13	13e+07	38e+07
14	14e+07	39e+07
15	15e+07	40e+07
16	16e+07	41e+07
17	17e+07	42e+07
18	18e+07	43e+07
19	19e+07	44e+07
20	20e+07	45e+07
21	21e+07	46e+07
22	22e+07	47e+07
23	23e+07	48e+07
24	24e+07	49e+07
25	25e+07	50e+07