- •Московский государственный институт
- •Лекция 1. Базовые понятия информации Введение
- •Информация, энтропия и избыточность при передаче данных
- •Информационные процессы
- •Основные структуры данных
- •Обработка данных
- •Способы представления информации и два класса эвм
- •Представление данных в эвм.
- •Вопросы и задания
- •Лекция 2. Компьютер – общие сведения
- •Центральное процессорное устройство
- •Устройства ввода/вывода
- •Классификация запоминающих устройств
- •Оперативная память
- •Основные внешние устройства компьютера
- •Основные характеристики персональных компьютеров
- •Вопросы и задания
- •Лекция 3. Многоуровневая компьютерная организация
- •Архитектура компьютера
- •Классическая структура эвм - модель фон Неймана
- •Особенности современных эвм
- •Вопросы и задания
- •Библиотеки стандартных программ и ассемблеры
- •Высокоуровневые языки и системы автоматизированного программирования
- •Диалоговые ос и субд
- •Прикладные программы иCase– технологии
- •Компьютерные сети и мультимедиа
- •Операционные системы
- •Лекция 5.Вычислительные системы - общие сведения Введение
- •Общие требования
- •Классификация компьютеров по областям применения
- •Персональные компьютеры и рабочие станции
- •Суперкомпьютеры
- •Увеличение производительности эвм, за счет чего?
- •Параллельные системы
- •Использование параллельных вычислительных систем
- •Закон Амдала и его следствия
- •Вопросы и задания
- •Лекция 6 Структурная организация эвм - процессор Введение
- •Что известно всем
- •Назначение процессора и его устройство
- •Устройство управления
- •Микропроцессорная память
- •Основная (оперативная) память - структура адресной памяти
- •Интерфейсная часть мп
- •Тракт данных типичного процессора
- •Команды уу
- •Базовые команды
- •Трансляторы
- •Архитектура системы команд и классификация процессоров
- •Микроархитектура процессораPentiumIi
- •512 Кбайт
- •Вопросы и задания
- •Лекция 6 Структурная организация эвм - память Общие сведения
- •Верхняя
- •Верхняя память (Upper Memory Area) – это 384 Кбайт, зарезервированных у верхней границы системной памяти. Верхняя память разделена на несколько частей:
- •Первые 128 Кбайт являются областью видеопамяти и предназначены для использовании видеоадаптерами, когда на экран выводится текст или графика, в этой области хранятся образы изображений.
- •Видеопамять
- •Иерархия памяти компьютера
- •Оперативная память, типы оп
- •Логическая организация памяти
- •Связывание адресов
- •Функции системы управления памятью
- •Тэг Строка Слово (байт)
- •Способы организации кэш-памяти
- •1. Где может размещаться блок в кэш-памяти?
- •2. Как найти блок, находящийся в кэш-памяти?
- •3. Какой блок кэш-памяти должен быть замещен при промахе?
- •4. Что происходит во время записи?
- •Разновидности строения кэш-памяти
- •Вопросы и задания
- •Лекция 7 Логическая организация памяти Введение
- •Адресная, ассоциативная и стековая организация памяти
- •Стековая память
- •Сегментная организация памяти.
- •Косвенная адресация
- •Операнд 407 суммируется с
- •Типы адресов
- •Понятие виртуальной памяти
- •Страничное распределение
- •Свопинг
- •Вопросы и задания
- •Лекция 8 Внешняя память компьютера Введение
- •Жесткий диск (Hard Disk Drive)
- •Конструкция жесткого диска
- •Основные характеристики нмд:
- •Способы кодирования данных
- •Интерфейсы нмд
- •Структура хранения информации на жестком диске
- •Кластер
- •Методы борьбы с кластеризацией
- •Магнито-оптические диски
- •Дисковые массивы и уровни raid
- •Лазерные компакт-дискиCd-rom
- •Вопросы и задания
- •Лекция 9 Основные принципы построения систем ввода/вывода
- •Физические принципы организации ввода-вывода
- •Интерфейс
- •Магистрально-модульный способ построения эвм
- •Структура контроллера устройства
- •Опрос устройств и прерывания. Исключительные ситуации и системные вызовы
- •Организация передачи данных
- •Прямой доступ к памяти (Direct Memory Access – dma)
- •Логические принципы организации ввода-вывода
- •Структура системы ввода-вывода
- •Буферизация и кэширование
- •Заключение
- •Структура шин современного пк
- •Мост pci
- •Вопросы и задания
- •Лекция 10.BioSи его настройки Введение
- •Начальная загрузка компьютера
- •Вход вBioSи основные параметры системы
- •Общие свойства – стандартная настройка параметров
- •СвойстваBios
- •Свойства других чипсетов
- •Свойства интегрированных устройств
- •Свойства слотов pci
- •Управление питанием
- •Лекция 11 Особенности архитектуры современных вс
- •Область применения и способы оценки производительности мвс
- •Классификация архитектур по параллельной обработке данных
- •Вычислительные Системы
- •Параллелизм вычислительных процессов
- •Параллелизм на уровне команд – однопроцессорные архитектуры
- •Конвейерная обработка
- •Суперскалярные архитектуры
- •Мультипроцессорные системы на кристалле Технология Hyper-Threading
- •Многоядерность — следующий этап развития
- •Многопроцессорные архитектуры – параллелизм на уровне процессоров
- •Векторные компьютеры
- •Использование параллельных вычислительных систем
- •Закон Амдала и его следствия
- •Вопросы и задания
- •Лекция 12 Архитектура многопроцессорных вс Введение
- •Smp архитектура
- •Mpp архитектура
- •Гибридная архитектура (numa)
- •Организация когерентности многоуровневой иерархической памяти.
- •Pvp архитектура
- •Кластерная архитектура
- •Проблемы выполнения сети связи процессоров в кластерной системе.
- •Лекция 13 Кластерные системы
- •Концепция кластерных систем
- •Разделение на High Avalibility и High Performance системы
- •Проблематика High Performance кластеров
- •Проблематика High Availability кластерных систем
- •Смешанные архитектуры
- •Лекция 14 Высокопроизводительные процессоры
- •Ассоциативные процессоры
- •Конвейерные процессоры
- •Матричные процессоры
- •Клеточные и днк процессоры
- •Клеточные компьютеры
- •Трансгенные технологии
- •Коммуникационные процессоры
- •Процессоры баз данных
- •Потоковые процессоры
- •Нейронные процессоры
- •Искусственные нейронные сети
- •Нейрокомпьютеры
- •Процессоры с многозначной (нечеткой) логикой
- •Лекция 15 Многомашинные системы – вычислительные сети Введение
- •Простейшие виды связи сети передачи данных
- •Связь компьютера с периферийным устройством
- •Связь двух компьютеров
- •Многослойная модель сети
- •Функциональные роли компьютеров в сети
- •Одноранговые сети
- •Сети с выделенным сервером
- •Гибридная сеть
- •Сетевые службы и операционная система
- •Лекция 16. Файловая система компьютера Введение
- •Общие сведения о файлах
- •Типы файлов
- •Атрибуты файлов
- •Организация файлов и доступ к ним
- •Последовательный файл
- •Файл прямого доступа
- •Другие формы организации файлов
- •Операции над файлами
- •Директории. Логическая структура файлового архива
- •Разделы диска. Организация доступа к архиву файлов.
- •Операции над директориями
- •Защита файлов
- •Контроль доступа к файлам
- •Списки прав доступа
- •Заключение
- •Лекция 17. Сети и сетевые операционные системы Введение
- •Для чего компьютеры объединяют в сети
- •Сетевые и распределенные операционные системы
- •Взаимодействие удаленных процессов как основа работы вычислительных сетей
- •Основные вопросы логической организации передачи информации между удаленными процессами
- •Понятие протокола
- •Многоуровневая модель построения сетевых вычислительных систем
- •Проблемы адресации в сети
- •Одноуровневые адреса
- •Двухуровневые адреса
- •Удаленная адресация и разрешение адресов
- •Локальная адресация. Понятие порта
- •Полные адреса. Понятие сокета (socket)
- •Проблемы маршрутизации в сетях
- •Связь с установлением логического соединения и передача данных с помощью сообщений
- •Синхронизация удаленных процессов
- •Заключение
- •Лекция 18. Система счисления и архитектура эвм Введение
- •Системы счисления и их роль в истории компьютеров
- •«Золотое сечение» и компьютер Фибоначчи
- •Геометрическое определение "золотого сечения"
- •Алгебраические свойства золотой пропорции
- •Рассмотрим теперь "золотую пропорцию"
- •Фибонччи и компьютеры
- •"Троичный принцип" Николая Брусенцова.
- •Список литературы:
Архитектура системы команд и классификация процессоров
Итак, именно эволюция ЭВМ с интерпретатором (позже названных машинами с CISCпроцессорами) сформировала тенденцию использования:
сложных, длинных команд;
разнообразных форматов данных;
разнообразных форматов команд;
медленное выполнение наиболее простых операций.
С другой стороны, именно эволюция CISC(ComplexInstructionSetComputer) процессоров послужила мощным стимулом для возникновения концепцииRISC(ReducedInstructionSetComputer) архитектуры. Дело в том, что в начале 80-х архитектураCISCстала серьезным препятствием на пути реализации идеи «один процессор в одном кристалле», поскольку для работы с традиционным расширенным списком команд требуется очень сложное устройство управления (микропрограммный интерпретатор), занимающее свыше 60% площади кристалла. К тому времени стали известны результаты статистических исследований ученыхIBM– правило 20/80.
На 20% команд программы приходится 80% времени исполнения задания.
В 1980 году группа разработчиков университета Беркли во главе с Девидом Паттерсоном и Карлом Секуин начали разработку процессора без использования интерпретации.
Именно они и придумали термин RISCархитектура и выпустилиRISCI,RISCII, которые эволюционировали в процессорыSPARC, а уже в 1981 году появились и знаменитые процессорыMIPS(Джон Хенноси – Стенфорд). КонцепцияRISC– архитектуры базируется на почти очевидной логической формуле: если быстрые технологии и параллельная обработка недостижимы для всего списка команд из-за высокого уровня затрат, необходимооставить с системе команд несколько десятков простых, наиболее универсальных и часто употребляемых инструкций, исключив сложные и редко используемые.
Результатом должно было стать существенное упрощение центрального управления, а значит высвобождения значительной поверхности кристалла процессора для размещения более мощных средств обработки данных. Так возникла философия RISC– меньше команд, выше скорость и одна команда за один такт.
Первоначально RISC– процессоры действительно существенно вырвались вперед, сравните:
процессор 80386, технология КМОП, частота 25 МГц, число транзисторов 275 000, производительность – 5 млн.оп.в сек (CISC);
процессор R3000, технология КМОП, частота 25 МГц, число транзисторов 11500, производительность – 20 млн.оп.в сек (RISC). Сегодня условны и эти названия и различия между ними. Те и другие заимствовали лучшие черты конкурентов.
Для CISC процессоров характерно:
небольшое число РОН (до 16);
большое количество машинных команд (свыше 200);
большое количество разнообразных форматов команд и методов адресации;
преобладание двухадресного и безадресного формата команд;
наличие команд типа «регистр - память»;
команда выполняется за несколько тактов;
использование механизма интерпретации.
Для RISC процессоров характерно:
все обычные команды непосредственно выполняются аппаратным обеспечением, они не интерпретируются микрокомандами;
в повышении производительности главную роль играет параллелизм, одновременное выполнение большого числа команд и одновременная обработка большого количества данных;
большое количество РОН (свыше 32), лучший способ избежать транзакций – иметь достаточное количество регистров;
сокращенный набор команд (несколько десятков);
единообразие форматов команд, одинаковая длина и минимум адресных форматов;
наличие и преобладание форматов команд «регистр - регистр», к памяти должны обращаться только команды загрузки и сохранения;
команды выполняются за один такт, а, как правило, несколько команд за один такт;
использование механизма компиляции.
При построении большинства CISC– процессоров используется аккумуляторная архитектура («память-регистр»). При этой архитектуре, в общем случае, требуется кроме собственно команды (например – сложение) еще две, по крайней мере, операции пересылки данных. При построении большинстваRISC– процессоров применяется исключительно архитектура «регистр-регистр». При таком подходе любая из команд процессора может быть 3-х операндной и выполнена за один такт. При этом даже еслиRISCдолжен выполнить 4-5 простых команд вместо одной сложной, которую выполняетCISCвсе равно в выигрыше будетRISCт.к. его команды выполняются в 10 раз быстрее (поскольку они не интерпретируются). То, что вCISCархитектуре является сложной внутренней командой процессора, которую реализует интерпретатор, в RISC – целая подпрограмма, состоящая из простых, элементарных команд фиксированной длины, которую готовит компилятор. Реализация полной Гарвардской архитектуры, предсказание переходов и введение конвейеров команд и конвейеров обработки данных позволило на долгие годыRISCархитектуре стать лидером высокопроизводительных процессоров длясерверов и рабочих станций.