Верификация, валидация и тестирование

Simulink Verification and Validation – это пакет расширения Simulink® для проведения полного комплекса тестирований и проверок систем с учетом технических требований. Позволяет использовать на всех стадиях проектирования одни и те же технические требования в рамках единой среды для проверки условий, разработки тестов и расчета тестового покрытия. Гибкие связи технических требований со средой проектирования позволяют прослеживать качество системы, идентифицировать несоответствия требованиям, выявлять неиспользуемые части и ошибки конструирования на всех стадиях проектирования и разработки.

Simulink Design Verifier позволяет автоматически создавать набор тестов, который удовлетворяет полному покрытию модели и требованиям разработчика. Также осуществляется подтверждение параметров модели и выявляются нарушения работы системы. Simulink Design Verifier проверяет модель по следующим критериям: решения, условия, а также покрытия условий модифицируемым решением (MC/DC). Вы можете собственноручно устанавливать критерии оценки качества модели с помощью специализированных блоков. С помощью методик доказательств свойств моделей Вы можете проверять работу системы, выявляя не реализованные требования, специфические и нежелательные состояния системы, которые тяжело выявить, используя только симуляцию.

SystemTest – это среда для организации тестирования алгоритмов MATLAB и проверки отказоустойчивости Simulink систем. Пакет включает в себя шаблоны тестов для создания специальных процедур проверки, позволяет организовать коллективный доступ к процедурам тестирования для большой команды разработчиков на протяжения всей работы с проектом. Пакет обеспечивает удобные средства для проведения тестов, просмотра результатов и графиков, обладает всей функциональностью MATLAB для обработки тестовых данных и автоматизации тестовых процессов.

HDL Verifier - это дополнительный пакет для взаимодействия среды MATLAB и Simulink с HDL симуляторами производства Mentor Graphics, Cadence и Synopsys, который позволяет верифицировать VHDL, Verilog и разработки со смешанным кодом. EDA Simulator Link позволяет использовать код MATLAB и модели Simulink в качестве тестового стенда, который генерирует воздействия для HDL модели и анализирует ответную реакцию. Позволяет также заменить несколько HDL компонентов кодом MATLAB или моделью Simulink, позволив смоделировать полностью всю систему до того момента, как отсутствующие HDL компоненты станут доступны.

Simulink Code Inspector автоматически сравнивает сгенерированный код с его исходной моделью для удовлетворения требований инспекции кода (Code Review) для DO-178 и других стандартов разработки критичного к безопасности ПО. Simulink Code Inspector систематично проверяет блоки, параметры и настройки в модели, чтобы определить, являются ли они структурно эквивалентными операциями, операторами и данными в сгенерированном коде. Simulink Code Inspector делает подробный анализ отслеживаемости (traceability) между моделью и кодом. Он генерирует отчеты структурной эквивалентности и отслеживаемости, которые можно представить сертификационному органу при сертификации по DO-178.