215-222

дозволило збільшити кількість одночасно виконуваних операцій під управлінням однієї команди. Такий спосіб реалізований в процесорах adsp- 211xx sharc (super harvard architecture computer) продуктивністю 600 mflops, dsp16xxx (800 mips), 320vc5510 (400 mips) і інших. У цсп на основі vliw-архітектурі – дуже довге слово команди – за допомогою незалежний працюючих операційних модулів забезпечено одночасне виконання створюючих таку команду простих коротких ко- манд, кожна з яких визначає одну операцію (принцип роботи risc- процесорів). Прикладами цсп з такою архітектурою є tms320c62хх, tms320c64хх, tms320c67хх, кожен з яких містить 8 операційних мо- дулей, розбитих на дві групи і два регістрові файли об'ємом 32 біт. Продуктивність їх складає 4800 mips для цсп tms320c6416, 2000 mips для tms320c6202 і 1000 mflops для tms320c6416. Процесор msc810x фірми motorola продуктивністю 1200 mips містить на кристалі 4 алу і фільтр-співпроцесор.

Високу продуктивність мають також цсп з паралельною супер скалярною vliw-архітектурою [16]. До них відносяться tigersharc процесори adsp-ts001 (300 mflops) і adsp-ts201s (1200 ммасs для 32-бітових даних і 4800 mмасs для 16-бітових даних). До нового покоління відносяться цсп з фіксованою точкою семейст- ва adsp-219x з покращуваною архітектурою і підвищеним виробництвом (150–300 mips) і високопродуктивні малоспоживаючі (до 0,5 мвт/mips) процесори blackfin: adsp-bf535p (350мгц 700 mips), adsp-bf531(2) (400мгц, 800 mips), adsp-bf533 (600мгц, 1200 mips). Це гібридні процессори (цсп плюс контроллер) із змінною довжиною слова (8, 16, 32 біта), оптимізовані на відео, інтернет, комунікаційні застосування.

Реалізаційні можливості цсп

Ефективність цсп і їх реалізаційні можливості характеризуються також оцінками часу виконання ними базових і спеціальних тес- тових алгоритмів цос (таблиця. 16.1). Ці оцінки поряд з іншими показниками враховуються при обгрунтуванні вибору типа цсп для системи цос, що реалізовується. До базових тестових алгоритмів цос відносять алгоритми бпф по підставі двоцифрові фільтри біх і кіх-типу. Оцінкою швидкодії для ких-фільтрів є час виконання однієї базової операції, називається також часом обробки на одне відведення. Повний час обробки виходить множенням його на значення довжини імпульсної характеристики фільтру n.

Таблиця 16.1

Цсп,тип Арифметики	Тактова частота	Час циклу	Комплексний Кіх-ф,. Нс/відвід	Матеріальний Кіх-ф,. Нс/відвід	Комплексне 256-точ. Бпф,мкс
Dsp56311 (фт) Tms320c6701(пт) Adsp-21065 (пт) Adsp-21160 (пт) Tms320c6203(фт) Msc8101 (фт) Tms320c64хх(фт) Adsp-ts201s (ф/пт)	150 167 50 100 300 300 600 600	6,7 6 20 10 3,3 3,3 1,67 1,67	19 11,5 40,5 15,5 - - -	6,3 2,5 13,5 5,7 1 0,5 0,3 0,83	58 21 - - 0,9 6 - 1,5

Про час реалізації біх-фільтрів можна судити по його значеннях для цсп adsp-21020 (пт) і blackfin, складовим, відповідно, 200 нс і 2,5?bq + 3,5 нс на одну біквадратну ланку (bq).

Засоби розробки

Існують багаточисельні засоби розробки і автоматизації проектування для цсп. Вони розділяються на програмних і апаратних. Програмні засоби – це асемблер, з-компілятор, компонувальник,

бібліотекар, симулятор, відладчик, і др.; апаратні – демонстраційні і оцінні модулі (плати); внутрішньосхемний емулятор; повномасштабний емулятор. Програмні і апаратні засоби розробки поєднуються в інтегрованних наборах, створюючих інтегроване середовище розробника. До можливих способів і засобів автоматичної генерації програм для цсп відносяться: використання бібліотек, компіляторів мов високого рівня або проблемно-орієнтованих мов, кодогенера- торів – спеціальних програм, що генерують код цсп по опису реалізуючого алгоритму (у тому числі matlab, labview).

Склад і архітектура процесорів сімейства Adsp-218х

Adsp-218x – це третє покоління 16-розрядних програмно сумісних ЦСП з фіксованою точкою фірми Analog Devices. Вони мають загальну архітектуру і відрізняються в основному технічними характеристиками (таблиця. 16.2). Сумісними з ними за кодом є і високопрогресивні ЦСП нового покоління Adsp-219x.

Тема 5. Аппаратно-программна реализация цифрової обробки сигналів

Лекція. 16 Цифрові сигнальні процесори

Таблиця 16.2

Цсп	Тактова частота	Озу Программ, кслів	Озу Даних, кслов	Енергопо- витрат, ма/mips	Живлення, в
Аdsp-2181 Аdsp-2183 Аdsp-2184 Аdsp-2185m Аdsp-2186l Аdsp-2187l Аdsp-2188m Аdsp-2189m	40, 33, 28 52, 40, 33, 28 40 75 40, 33, 28 52, 40 75 32	16 16 4 16 8 32 48 48	16 16 4 16 8 32 56 75	1,8 0,8 1,2 0,4 1,1 0,8 0,4 0,4	5 3,3 3,3 2,5 3,3 3,3 2,5 2,5

*Тактовою частотою характеризується продуктивність процесорів даного сімейства (MIPS), оскільки всі їх команди виконуються за один такт (цикл) процессора.

Архітектура процесорів Adsp-218x, що відображає склад, взаїмо- зв'язки і взаємодію їх функціональних пристроїв або модулів, включає:

♦ Три незалежні обчислювальні пристрої ? аріфметіко- логічне (АLU), помножувач/акумулятор (MAC) і пристрій циклічного зрушення (SHIFTER).

♦ Два пристрої генерації адрес даних Dag1, Dag2 (Data Address Generator).

♦ Програмний автомат або генератор адрес інструкцій, управ- ляющий виконанням програми.

♦ Пам'ять програм (PM) типа ОЗУ або ПЗП, де можуть зберігатися також і дані, і пам'ять даних (DM) типа ОЗУ.

♦ Внутрішні 14-розрядні шини адреси пам'яті даних DMA (Data Memory Address) і адреси пам'яті програм PMA (Program Memory Address), 16-розрядна шина даних пам'яті даних DMD (Data Memory Data) і 2 4- розрядна шина даних пам'яті програм PMD (Program Memory Data), мультіплексируємиє в дві зовнішні шини ? шину адреси і шину даних; загальна шина результатів обчислювальних пристроїв (R).

♦ Пристрій обміну даними між 24-розрядною шиною PMD і 16-розрядною шиною DMD (8-бітовий регістр обміну РХ). Знання функціональних пристроїв і в першу чергу вичислення і управління даними на рівні їх програмних регістрових моделей необхідно для програмування ЦСП на мові асемблера.

Тема 5. Апаратно-програмна. Реалізація цифрової обробки сигналів

Лекція. 16 Цифрові сигнальні процесорима 5ТЕМА 5. АППАО-ПРОГРАММНАЯ. РЕАЛИЗАЦИЯ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ

16.2. Функціональні пристрої і інтерфейс сигнальних процесорів Adsp-218x

1.0.15. 16.2.. 16.2. Функціональні пристрої і інтерфейс сигнальних п

16.2. Функціональні пристрої і інтерфейс сигнальних процесорів Adsp-218x Обчислювальні пристрої процесорів сімейства Adsp-218x опе- ріруют з наступними типами даних:

♦ Рядки бітів.

♦ Цілі числа у форматах 0.16.0 (без знаку) і (1.15.0) (із знаком).

♦ Дробові числа у форматі 1.0.15.

Всі обчислювальні пристрої містять внутрішні вхідні регістри і регістри результату, через які вони отримують або передають дані на шини даних процесора DMD, PMD. Окрім основного набору обчислювальні пристрої мають також другий (тіньовий) ряд програмно доступних регістрів. Він використовується для швидкого контекстного переклю- ченія (наприклад, під час підпрограми обслуговування переривання). Считання з регістрів виробляється на початку циклу, а запис в регістри – в кінці циклу. Це дозволяє регістрам введення забезпечувати обчислювальні пристрої операндом на початку циклу і оновлюватися наступним операндом з пам'яті в кінці того ж циклу. Аналогічно, протягом одного і того ж циклу можливе збереження регістра результатів в пам'яті і оновлення цього регістра новим значенням результату.

Вхідними даними будь-якого з обчислювальних пристроїв є також вихідні результати даного обчислювального пристрою і інших обчислювальних пристроїв, передавані по загальній шині результату R.

Кожен обчислювальний пристрій реалізує набір стандартних функцій, які підтримуються відповідною групою команд ЦСП.

Режими роботи обчислювальних пристроїв задаються або через регістр стану режиму пристрою управління програмою, або безпосередньо вказуються в кодах (модифікаторах) команд.

Арифметико-логічний пристрій

Арифметико-логічний пристрій (АЛУ) виконує арефметичні і логічні операції з 16-бітовими операндами Х, Y і повертає 16-бітовий результат R. Джерелами операнда X є вхідні регист- ри АХ0, АХ1 і регістри результатів АЛУ (AR), помножувача-накопичувача (Mr0, Mr1, Mr2) і пристрою зрушення (Sr0, Sr1). Джерелами операнда Y є вхідні регістри Аy0, Аy1 і регістр зворотного зв'язку АЛУ Аf. АЛУ приймає також сигнал перенесення Сi з регістра стану АsТАТ пристрою управління програмою і генерує 6 сигналів (прі- знаків) стану, що фіксуються в цьому ж регістрі: нуля (АZ), заперечення (АN), перенесення (АС), переповнювання (АV), знаку операнда Х (АS) і приватного (АQ). Програмно доступні регістри Ax0, Ax1, Ay0, Ay1, AR, AF ос- новного і тіньового набору представляють АЛУ на загальній програмною регістровій моделі процесора (мал.16.3).

Цифрова обробка сигналів. Курс лекцій