- •5. Элементы импульсной и цифровой техники
- •5.1. Общая характеристика импульсного режима работы
- •5.2. Логические элементы
- •5.3. Триггеры, регистры
- •5.3.1. Симметричный триггер
- •5.3.2. Интегральные триггеры
- •5.3.3. Регистры
- •5.4. Многофункциональные цифровые устройства
- •5.4.1. Счетчики и делители
- •5.4.2. Шифраторы и дешифраторы
- •5.5. Цифровые преобразовательные устройства
- •5.5.1. Цифро – аналоговые преобразователи
- •5.5.2. Аналого - цифровые преобразователи
- •5.5.3. Параметры ацп и цап
- •Устройства генерирования и формирования импульсных сигналов
- •5.6.1. Одновибраторы
- •5.6.2. Мультивибраторы
- •5.6.3. Принципы построения генераторов линейно изменяющегося напряжения и тока
- •Контрольные вопросы
5.3.2. Интегральные триггеры
Структурно интегральные триггеры (триггеры в интегральном исполнении) состоят из собственно триггера и схемы управления входами, которую называют входной логикой. В зависимости от принципа построения входной логики различают триггеры по функциональному назначению.
По способу управления триггеры могут быть асинхронными и синхронными (тактируемыми). Асинхронные триггеры переключаются непосредственно с поступлением на управляющий вход сигнала. Синхронные триггеры имеют дополнительный тактовый вход С и переключаются при одновременном поступлении управляющего и тактового импульсов.
Существуют однотактные (обозначение Т) и двухтактные (обозначение ТТ) триггеры. Однотактные триггеры переключаются по переднему фронту тактового импульса, двухтактные – по заднему фронту тактового импульса.
Интегральные триггеры имеют два взаимоинверсных выхода – прямой Q («ку») и инверсный («не ку»). Триггер находится в состоянии «1», если Q = 1, а = 0.
RS – триггер. Представленная на рис. 5.5 ячейка триггера является по сути простейшим аналогом асинхронного RS – триггера. По входу S триггер устанавливается в состояние «1», по входу R триггер опрокидывается в состояние «0».
При отсутствии управляющих сигналов (R = 0, S = 0) триггер сохраняет предыдущее состояние. Такая комбинация входных сигналов называется памятью. Комбинация входов (R = 1, S = 1) является запрещенной.
RS триггер может быть построен на логических элементах ИЛИ – НЕ (рис.5.6,а) и называется триггером с прямыми входами, или на элементах И – НЕ и называется триггером с инверсными входами (рис. 5.6, б). Условное обозначение триггеров приведено на рис. 5.6, в, г.
D – триггер. Его иное название - триггер задержки. Имеет два входа: информационный D (delay - задержка) и тактовый С (рис. 5.7, а). Триггер срабатывает только в моменты поступления переднего фронта тактовых импульсов на вход С: если D = 1, то Q = 1, если D = 0, то Q = 0.
Т – триггер часто называют счетным триггером. Он имеет только один информационный вход Т (рис.5.7, б), по которому происходит срабатывание (опрокидывание) триггера в момент поступления переднего фронта очередного входного сигнала. Период повторения выходных импульсов в два раза больше периода повторения входных импульсов. Поэтому триггер широко используется как делитель частоты входных импульсов на 2.
Т – триггер может быть собран на базе двух RS – триггеров. Такой триггер опрокидывается по заднему фронту импульса. Триггер используется в качестве устройства временной задержки на длительность запускающего импульса.
JK – триггер. Имеет два информационных входа J (jump – переброс) и К (keep - держать, сохранять), а также тактовый вход С (рис. 5.7, в). J вход используется для перевода триггера в состояние «1», К - вход, для перевода в состояние «0». Переключение производится только при наличии тактового импульса, действующего на входе С, при этом JK – триггер работает как RS – триггер с прямыми входами. В отличие от RS – триггера комбинация 1,1 на J и K входах не является запрещенной, в этом случае происходит его опрокидывание (рис.5.7, г).
JK – триггер является универсальным триггером. На его базе могут быть сформированы D или T триггеры (рис.5.8).