5.2.3. Счётчик

На ниже следующем рисунке приведена схема трехразрядного двоичного счётчика и временная диаграмма его работы.

Счётчик считает в двоичной системе счисления количество импульсов высокого уровня, поступивших на его вход (счётный вход первого триггера). Перед началом счёта содержимое счётчика обнуляется (на нулевые входы всех триггеров подается импульс высокого уровня).

Первый импульс, пришедший на вход счётчика устанавливает Тр₁ в еди­ничное состояние, второй импульс переводит его в нулевое состояние, а по дифференцирующей цепочке на счётный вход Тр₂ подается импульс, перево­дящий его в единичное состояние. Таким образом, состояние счётчика будет 010, что соответствует цифре «2» в десятичной системе счисления. Третий импульс установит Тр₁ в единичное состояние не меняя состояние второго, т.е. счётчик примет состояние 011, что соответствует цифре «3». Легко убедиться, что по мере поступления импульсов информация на выходе счётчика будет принимать следующие значения:

Номер импульса	Информация на выходе	Десятичное значение
0	000	0
1	001	1
2	010	2
3	011	3
4	100	4
5	101	5
6	110	6
7	111	7

Подача на вход восьмого импульса переведёт счётчик в нулевое состо­яние, т.е. число возможных состояний трёхразрядного двоичного счётчика равно 8, четырёхразрядного – 16, пятиразрядного 32, десятиразрядного – 1024.

Два следующих устройства рассмотрим на уровне их обозначений на функциональных схемах.

5.2.4. Электронный ключ

Электронный ключ пропускает входной сигнал при наличии разрешаю­щего сигнала (строб-сигнал). В таком качестве может в принципе использо­ваться логическая схема «И». Реальные схемы электронных ключей представляют собой комбинацию нескольких последовательно включённых схем «И», поскольку одиночная схема в режиме запирания не обладает бесконечно высоким сопротивлением и на выходе будет присутствовать ослабленный входной сигнал.

5.2.5. Компаратор

Компаратор – логическая схема, сравнивающая по напряжению входной сигнал с эталонным и выдающая на выходе высокий уровень, если входной сигнал равен или превышает эталонный, и низкий уровень, если входной сигнал меньше эталонного. Сравнение выполняется при высоком уровне стробирующего сигнала. Меняя уровень эталонного напряжения можно построить логическую схему, определяющую численную величину входного сигнала (схема аналогово-цифрового преобразователя, АЦП).

5.2.6. Упрощенный аналогово-цифровой преобразователь (ацп)

АЦП такого типа использовались в сейсмостанциях 1 – 3 поколений Преобразователи такого типа могли иметь в разрядной сетке выходного слова не более 14-ти двоичных разрядов (что обеспечивало максимальный динамический диапазон 84 дБ). Соответственно процесс оцифровки импульса аналогового сигнала (выборки) выполнялся за 14 тактов..

Алгоритм его действия состоит в последовательном «взвешивании» амплитуды сигнала «гирями» «весом» от 0.5 до4 096 мВ.

Действие АЦП рассмотрим на примере: пусть U_выб = + 5376 мВ:

• Дискретизированный аналоговый сигнал (импульс с амплитудой, равной амплитуде аналогового сигнала в дискретный момент времени, выборка) подаётся на вход устройства хранения выборки (УХВ) и сохраняется там в течение времени определения численного значения амплитуды (оцифровки).

• Перед началом оцифровки определяется полярность импульса: если U_выб > 0, то в знаковый разряд засылается значение “0”, если U_выб < 0, то в знаковый разряд засылается “1”.

Такт 1. Выбирается максимально «тяжёлая» «гиря»: U_этал =4096 мВ и сравнивается с U_выб , результат сравнения – U_выб > U_этал, в старший (1-ый) разряд формируемого слова (в выходной регистр) засылается “1”.

Такт 2. К U_этал =4096 мВ добавляется следующая по «весу» «гиря»: U_этал = = 4096 + 2048 = 6144 мВ и вновь сравнивается с U_выб: U_выб < U_этал, во 2-ой разряд выходного регистра засылается “0”.

Такт 3. U_этал = 4096 + 1024 = 5120 мВ, U_выб > U_этал , “1”  в 3-ий разряд.

Такт 4. U_этал = 4096 + 1024 + 512 = 5632 мВ, U_выб > U_этал , “0”  в 4-ый разряд.

Такт 5. U_этал = 4096 + 1024 + 256 = 5376 мВ, U_выб  U_этал . В этом случае возможны два сценария продолжения процесса:

~ в 5-тый разряд случайным образом засылается “1”, тогда в 6 – 14 такты во все оставшиеся разряды, соответствии с данным алгоритмом оцифровки, будут засланы “0”, значение мантиссы будет 10 101 000 000 000;

~ в 5-тый разряд случайным образом засылается “0”, тогда в 6 -14 такты во все оставшиеся разряды будут засланы “1”, значение мантиссы будет 10 100 111 111 111.

Полученные значения различаются на величину младшего разряда, отно­сительная ошибка составит (0.5 мВ / 5376 мВ)·100%  0.00001%.

Недостатком данного алгоритма является необходимость точного зада­ния 14-ти эталонных напряжений. Технически достижимая точность их зада­ния составляет  0.5 – 2 мкВ, что по отношению к минимальному уровню эталонного напряжения создает погрешность от 0.01 до 0.4 %. Из этого сле­дует, что увеличение числа разрядов преобразователя неминуемо ведёт к потере точности оцифровки.

Решение проблемы расширения динамического диапазона преобразовате­ля было найдено в 80-х годах ХХ столетия в США, где был предложен алгоритм «дельта-сигма» преобразования (-модуляции). Он предполагает ис­пользование одного эталонного напряжения (порядка 2 В), заведомо превос­ходящего измеряемые напряжения, относительная погрешность которого составляет всего 0.00005 %.