Общие вопросы организации мпс на мпк кр580

 При организации системы решается несколько задач:

1.Синхронизация системы с помощью БИС КР580ГФ24 тактового генератора с частотой 2,5 МГц.

2.Буферирование ША- повышение нагрузочной способности адресных выводов МП А15-А0 с помощью буферных регистров КР580ИР82.

3.Повышение нагрузочной способности ШД МП D7-D0 с помощью системного контроллера КР580ВК38.Каждый вывод адреса и данных МП может быть нагружен на 1TTL вход, поэтому для увеличения нагрузочной способности эти выводы буферизируют.

4.Формирование шины управления. МП не обладает готовой ШУ,поэтому 15 разрядную шину формируют: БИС КР580ГФ24 тактового генератора, системный контроллер БИС КР580ВК38 и МП.

5.Формирование системных управляющих сигналов с помощью системного контроллера БИС КР580ВК38 : MEMR , MEMW, IOR, IOW,INTA.

6. Организация интерфейса с основной памятью.

7. Организация интерфейса с УВВ.

 Основу аппаратной части МПС составляют: - блок центрального процессора - модуль памяти - интерфейсный модуль

Модуль памяти

Запоминающие устройства (ЗУ) служат для хранения двоичной информации и обмена с другими устройствами. Они хранят программы, по которым работает МП и операнды.

1. Основная память (ОЗУ и ПЗУ):

 ОЗУ – энергозависимая память для кратковременного хранения программ и данных.  ПЗУ – энергонезависимая память для долговременного хранения часто используемых неизменяемых программ и констант.

2.Внешняя память – хранит большие объёмы информации, но требует специальных электромеханических устройств для обращения к ней. Максимальный объем адресуемой памяти в МПС на базе МПК КР580ВМ80А равен 64 КБ. Используется страничный способ организации памяти. Память делится на страницы объемом 1КБ.

 Интерфейсный модуль

Интерфейсный модуль используется для сопряжения устройств ввода/вывода с микропроцессорной системой и для реализации различных видов обмена с устройствами ввода/вывода. Осуществляется с помощью различных интерфейсных БИС МПК КР580: - БИС КР580ВВ55 – программируемый параллельный интерфейс. - БИС КР580ВН59 – программируемый контроллер прерываний. - БИС КР580ВТ57 – программируемый контроллер ПДП.

Р азработка аппаратных средств мпс Блок центрального процессора

Основное назначение блока ЦП - синхронизация системы, обработка данных и управление этой обработкой, формирование ША(16 бит), ШД(8 бит), ШУ(15 бит). В состав блока центрального процессора входят следующие ИМС: - КР580ВМ80А - БИС ЦП - КР580ВК38 - БИС системного контроллера - КР580ИР82 - БИС буферных регистров - КР580ГФ24 - БИС тактового генератора

Схема электрическая принципиальная блока ЦП приведена в Приложении 1.

БИС ЦП КР580ВМ80А

Микропроцессор - это программно-управляемое устройство, выполненное по технологии БИС или СБИС, выполняющее две основные функции: обработка информации и управление этой обработкой.

КР580ВМ80А - функционально законченный однокристальный параллельный восьмиразрядный микропроцессор с фиксированной системой команд. Применяется в качестве центрального процессора в устройствах обработки данных и управления. Он имеет раздельные 16-ти разрядную шину адреса и 8-ми разрядную шину данных. Шина адреса обеспечивает прямую адресацию внешней памяти объёмом до 65536 байт от 255 устройств вывода и 256 устройств ввода.

Основные характеристики МП КР580ВМ80А:

1. Разрядность регистров - 8 бит; 2. Разрядность внешней шины данных (ШД) - 8 бит; 3. Разрядность шины адреса (ША)- 16 бит; 4. Адресуемая память V= 64 килобайт; 5. Быстродействие - 625 000 опер/сек.; 6.Тактовая частота - 2,5 МГц; 7.Количество транзисторов в кристалле- 5000шт.; 8.Размер одного транзистора в кристалле (технология) - 10 мкм.

Рисунок 1 - УГО БИС ЦП КР580ВМ80А

Таблица 1 - Назначение выводов микропроцессора КР580ВМ80А

БИС тактового генератора КР580ГФ24

Микросхема КР580ГФ24-генератор тактовых сигналов фаз Ф1 и Ф2 предназначен для синхронизации работы микропроцессорной системы.

Генератор формирует 2 фазы - Ф1 и Ф2 с импульсами положительной полярности, сдвинутыми во времени, амплитудой 12 В и частотой 0,5 - 3,0 МГц. Кроме того, генератор выдает тактовые сигналы опорной частоты с амплитудой напряжения уровня ТТЛ , стробирующий сигнал состояния STB . Генератор синхронизирует сигналы RDYIN и RESIN с фазой Ф2.

Генератор тактовых сигналов состоит из генератора опорной частоты, счетчика-делителя на 9, формирователя фаз Ф1 и Ф2 и логических схем. Для стабилизации тактовых сигналов опорной частоты ко входам XTAL1 и ХТАL2 генератора подключается кварцевый резонатор, частота которого должна быть в 9 раз больше частоты выходных сигналов Ф1 и Ф2. Если частота кварцевого резонатора больше 10 МГц, то последовательно с ним необходимо включить конденсатор емкостью 3 - 10 нФ.  Контур стабилизирует тактовые сигналы опорной частоты.

Стробирующий сигнал состояния STB формируется при наличии на входе SYNС напряжения высокого уровня, поступающего с выхода микропроцессора KP580ВM80A в начале каждого машинного цикла. Сигнал STB используют для занесения информации состояния микропроцессора в микросхему КР580ВК38 для формирования ими управляющих сигналов.

Для согласования работы микропроцессора КР580ВМ80А с другими устройствами сигнал RDYIN синхронизируется по фазе Ф1 на выходе RЕАDY генератора.

При поступлении входного сигнала микросхема КР580ГФ24 с помощью триггера Шмидта и триггера Т1 вырабатывает сигнал RESET, синхронизированный с тактовым сигналом Ф2.По сигналу RESET осуществляется установка в исходное состояние различных устройств микропроцессорной системы. Наличие в микросхеме триггера Шмидта позволяет подавать на вход сигнал с пологим фронтом. С помощью триггера Т2 осуществляется стробирование входного сигнала RDYIN "Готовность" тактовым сигналом Ф2.

Рисунок 1 - УГО БИС тактового генератора КР580ГФ24

Т аблица 1- Назначение выводов тактового генератора КР580ГФ24

БИС буферных регистров КР580ИР82

БИС КР580ИР82 - микросхема 8-разрядного адресного регистра, предназначенная для связи микропроцессора с системной шиной; обладает повышенной нагрузочной способностью. Микросхема представляет собой восьмиразрядный D-регистр с "защелкой" без инверсии и с тремя состояниями на выходе. Микросхема состоит из восьми одинаковых функциональных блоков и схемы управления. В зависимости от состояния стробирующего сигнала STB микросхемы могут работать в двух режимах: в режиме шинного формирователя или в режиме хранения. При высоком уровне сигнала STB и низком сигнале ОЕ микросхема работает в режиме шинного формирователя. При переходе сигнала STB из состояния высокого уровня в низкий происходит "защелкивание" передаваемой информации во внутреннем триггере, и она сохраняется до тех пор, пока на входе STВ присутствует напряжение низкого уровня. Выходные буферы микросхемы КР580ИР82  управляются сигналом ОЕ "Разрешение выхода". При переходе сигнала ОЕ в состояние высокого уровня все выходы Q переходят в высокоомное состояние независимо от входных сигналов STB и Q. При возвращении сигнала ОЕ в состояние низкого уровня выходы Q переходят в состояние, соответствующее внутренним триггерам.

 

Рисунок 1 - УГО БИС буферного регистра КР580ИР82

Таблица 1 - Назначение выводов буферного регистра КР580ИР82

БИС системного контроллера КР580ВК38

Микросхема КР580ВК38 выполняет функцию системного контроллера и шинного формирователя, осуществляет формирование управляющих сигналов обращения к ОЗУ или к устройствам ввода/вывода (УВВ) и обеспечивает прием и передачу 8-разрядной информации между шиной данных микропроцессора и системной шиной. Формирование сигналов I/OW, MEMW  в данной микросхеме происходит относительно сигнала STB <Строб состояния> , что позволяет при применении в микропроцессорной системе микросхемы КР580ВК38 использовать ЗУ и УВВ с более широким диапазоном быстродействия. Двунаправленный шинный формирователь осуществляет буферизацию 8-разрядной шины данных и автоматический контроль направления передачи данных. Подключение системного контроллера к шине данных микропроцессора осуществляется с помощью двунаправленных выводов DO-D7, к системной шине - с помощью двунаправленных выводов DBO-DB7. При необходимости с помощью сигнала BUSEN <Управление системной шиной> выводы DBO-DB7 системного контроллера могут быть переведены в состояние <Выключено>

 

Рисунок 1 - УГО БИС  системного контроллера КР580ВК38

 Таблица 1 - Назначение выводов контроллера КР580ВК38 

Обозначение	Назначение
DB0-DB7	Разделенная шина данных
D0-D7	Шина данных
IOR	Чтение УВВ
IOW	Запись в УВВ
MEMR	Чтение памяти
MEMW	Запись в память
INTA	Сигнал готовности МП к обработке прерывания
BUSEN	Управление системной шиной
WR	Запись/чтение
DBIN	Сигнал <Прием> . Настраивает ШД на ввод информации
HLDA	Подтверждение захвата
STB	Стробирующий сигнал

Модуль памяти

Запоминающие устройства (ЗУ) служат для хранения двоичной информации и обмена ею с другими устройствами. Они хранят программы, по которым работает МП и операнды. ОЗУ – энергозависимая память для кратковременного хранения программ и данных. ПЗУ – энергонезависимая память для долговременного хранения частоиспользуемых неизменяемых программ и констант. Внешняя память – хранит большие объёмы информации, но требует специальных электромеханических устройств для обращения к ней. Максимальный объем адресуемой памяти в МПС на базе МПК КР580ВМ80А равен 64 КБ. Используется страничный способ организации памяти. Память делится на страницы объемом 1КБ.

1 Общие принципы организации памяти в МПС на МПК КР580

Память в МПС на МПК КР580 имеет объем 64килобайт = 2 байт, т.к. n =16бит. Всё адресное пространство МПС разбивается на страницы. Объем одной страницы составляет 1 килобайт (2 x8). Т.о. память организована на 64 страницах от 0 до 63.

Рисунок 1 -Организация памяти в МПС на МПК КР580

 Адресное пространство 1 килобайт (2 ) определяется разрядами А -А ША, а номер страницы задается разрядами, А -А шестнадцатиразрядной ША (независимо от адресных выводов ИМС!). Например, определим адресное пространство 20 и 21 страниц.

Таблица 1- Адреса первой и последней ячеек на 20 и 21 страницах

Выбор определенной страницы памяти может производиться либо с помощью дешифратора на 6 входов, либо ИМС ПЗУ, предварительно запрограммированной, либо с помощью логической схемы, формирующей логический 0 на вход CS ИМС ЗУ (выбор ИМС), когда на ША будет выставлен адрес выбираемой страницы.

Примеры разработки логических схем формирования сигнала приведены в Приложении 2.

Условное графические обозначение ИМС запоминающих устройств приведены в Приложении 3.

Интерфейсный модуль

Используется для сопряжения устройств ввода/вывода с микропроцессорной системой и для реализации различных видов обмена с устройствами ввода/вывода. Осуществляется с помощью различных интерфейсных БИС МПК КР580:

- БИС КР580ВВ55 – программируемый параллельный интерфейс. - БИС КР580ВН59 – программируемый контроллер прерываний. - БИС КР580ВТ57 – программируемый контроллер ПДП.

Организация параллельного ввода/вывода информации

БИС КР580ВВ55 - параллельный программируемый интерфейс (ППИ), предназначен для организации обмена информации в параллельном коде между  МП  и УВВ. Микросхема имеет 3 восьмиразрядных канала: А, В и С , к которым подключаются ПФУ (допускается деление канала С на 2 четырех разрядных канала). К ППИ можно подключить 2 восьмиразрядных ПФУ или 2 четырехразрядных ПФУ.  В ППИ обмен информацией может происходить в трех режимах:

<Режим 0>

Синхронная программно управляемая передача данных в параллельном коде через 3 независимых восьмиразрядных канала А, В и С, причем канал С разбивается на два 4-х разрядных канала  - С1 и С2.

<Режим 1>

Асинхронный ввод/вывод информации через два независимых 8-ми разрядных канала А и В. Выводы канала С используются для передачи сигналов управления (квитирование).

<Режим 2>

Асинхронный ввод/вывод информации по каналу А. Канал В и С в данном режиме работают следующим образом. Канал В или в режиме 0 или в режиме 1 , а пять выводов канала С используется  для передачи сигналов управления каналом А. Микросхема  КР580ВВ55 в своей структуре имеет 4 регистра портов (каналов):

- Регистр канала А - Регистр канала В - Регистр канала С, который разбивается на два - С1 и С2 - Регистр управляющего слова (РУС) - 8-ми разрядный регистр, в котором перед   началом работы ИМС  КР580ВВ55 засылается  Управляющее слово(УС).

Каждый канал и регистр имеет свой адрес. Два последних адресных разряда   А0, А1 задают адресацию регистров внутри ИМС.  УВВ подключаются к выводам портов (каналов) А, В и С.

Рисунок 1 - УГО ИМС КР580ВВ55

   Таблица 1 - Назначение выводов ИМС КР580ВВ55

 Организация режима прерываний.

 ИМС КР580ВН59- программируемый контроллер прерываний (ПКП) предназначена для организации приоритетных прерываний от восьми внешних устройств с возможностью увеличения количества до 64 при использовании каскадного включения нескольких БИС ПКП.

      Прерывание -  режим МПС, при котором МП прекращает выполнение основной программы и переходит на выполнение специальной программы прерываний по обслуживанию ПФУ или  УВВ, пославшего запрос на вход INT микропроцессора. Так как у микропроцессора всего один вход INT , а запросы на прерывание могут поступить от нескольких УВВ, то каждому УВВ присваивается свой уровень или статус приоритета, то есть осуществляются приоритетные прерывания.         Как правило, наивысшим приоритетом обладают УВВ с максимальным быстродействием  либо с большей  функциональной значимостью. УВВ с номером <0> имеет высший приоритет, поэтому УВВ с этим номером обслуживается в первую очередь.

ПКП работает в двух режимах: 1) Режим по вектору - это режим, в котором ПКП формирует и выдает микропроцессору адрес первой команды прерывающей программы (адрес вектора прерываний). 2) Прерывание по опросу - это режим, в котором микропроцессор отключает вход  INT и читает словосостояние ПКП, в котором находится информация об УВВ с наивысшим приоритетом, а также информация о наличии запроса от этого УВВ.

ПКП имеет три основных восьмиразрядных регистров:

1. Регистр запроса прерываний.

2. Регистр маски.

3. Регистр обслуживаемых запросов.

Вектор  прерываний  - это адрес первой команды прерывающей программы. Прерывающие программы  для разных УВВ могут быть записаны в разных областях памяти. Однако в начальной области памяти отводится специальная область, называемая  областью векторов прерываний, в которой хранятся первые адреса прерывающих подпрограмм.  В этой области памяти, как правило, на практике пишется команда  JMP с указанием адреса  команда программы прерываний.  Таблица векторов прерываний располагается в начальной области памяти, но по усмотрению программиста-разработчика может располагаться в любом месте памяти  вектор прерываний. Вектор прерывания (второй и третий байт команды CALL формирует сам ПКП). На практике по этому адресу (по вектору прерываний) располагается команда  JMP  с указанием  адреса первой подпрограммы прерываний для данного запроса IRQ. Сама подпрограмма прерывания может располагаться в любом свободном адресном пространстве.    

 

 

Рисунок  1 - УГО ИМС КР580ВН59

   Таблица 1- Назначение выводов ИМС КР580ВН59

Организация режима прямого доступа к памяти

Интерфейсная БИС КР580ВТ57 представляет собой программируемый контроллер прямого дос­тупа к памяти (ПДП),  организует  высокоскоростной обмен данными между УВВ и памятью в МПС без участия МП. ПДП является самым быстрым и наиболее приоритетным обменом информацией в МПС и применяется при передаче больших блоков данных.

Контроллер ПДП обеспечивает:

1. независимый обмен с 4 УВВ в режиме прямого доступа к памяти; 2. восприятия от УВВ сигналов запроса на ПДП(формирование сигнала HRQ к МП (запрос ПДП). По этому сигналу МП отключается от своих 3-х шин  и формирует сигнал HLDA к контроллеру ПДП (подтверждение ПДП); 3.  определение приоритетного УВВ; 4. перевод МП в режим захвата; 5. выдачу на УВВ и в память управляющих сигналов обмена и синхросигналов;                                                                                                      6.управление шинами адреса и всей МПС (по сигналу HLDA, контроллер формирует 16 бит ША, и сигналы ШУ).

Принимаемые в процессе обмена от УВВ данные записываются в ячейки памяти в порядке возрастания их адресов, минуя контроллер. На-чальный адрес может быть произвольным и  по-мещается в регистр адреса БИС КР580ВТ57. Инициализация БИС Перед работой КПДП необходимо загрузить в регистры каждого канала: Регистр адреса  РА)- 16-зазрядный регистр, в который записывается 1-й адрес ячейки памяти, с которой будет осуществляться обмен. Регистр циклов (РЦ) - 14-разрядный регистр, в который загружается число, на 1 меньшее числа передаваемых байт. Регистр управления (РУ) - 2-х битовый регистр, информация которого используется КПДП  для формирования пар управляющих сигналов для УВВ. Регистр режимов (РР) - 8-битовый регистр, в который записывается информация о режимах работы КПДП. 

 

Рисунок 1- УГО ИМС КР580ВТ57

   Таблица 1  - Назначение выводов ИМС КР580ВТ57

Логика выбора периферийных БИС

Рассмотрим пример подключения модуля  ПФУ к МПС. В качестве дешифратора адреса для ИМС, реализующих различные  протоколы обмена (ИМС КР580ВВ55- программно- управляемый обмен, ИМС КР580ВH59 - обмен по прерыванию, ИМС КР580ВТ57- обмен по ПДП) используем ИМС ПЗУ К541РТ1. Адрес обслуживаемой БИС выставляется на ША, по которому заранее в ячейку ПЗУ записывается информация, соответствующая подключению CS периферийной БИС к одному из выводов ШД ПЗУ.

 Рисунок 1 - УГО ИМС К541РТ1

   Таблица  1  - Назначение выводов ИМС К541РТ1

 

Технические характеристики ИМС К541РТ1:

 

Адреса периферийных БИС: ППИ (КР580ВВ55)= E0h (подкл к D1 ) ПКП (КР580BН59)=C0 h (подкл к D2 ) (КПДП (КР580ВТ57)=80 h (подкл к D3)

При подключении КР580ВВ55  необходимо учесть, что на БИС приходят два младших разряда А0 и А1, которые обеспечивают внутреннюю адресацию регистров БИС, тогда ИМС КР580ВВ55 в адресном пространстве займет 4 адреса E0-E3 При программировании необходимо по всем  4-м адресам в ПЗУ записать число D, что соответствует подключению CS первому  выводу.   Aресация ИМС ПЗУ К541РТ1 для ППИ

Aресация ИМС ПЗУ К541РТ1 для ПКП

 При подключении КР580ВН59  необходимо учесть, что на БИС приходят один младший разряд  А0, обеспечивающий внутреннюю адресацию регистров БИС, тогда ИМС КР580ВН59  в адресном пространстве займет 2 адреса С0-С1 При программировании необходимо по всем  2-м адресам в ПЗУ записать число В, что соответствует подключению CS второго вывода.  

Aресация ИМС ПЗУ К541РТ1 для КПДП

 При программировании необходимо по всем адресам в ПЗУ записать число 7,что соответствует подключению CS третьего вывода.  

Схема электрическая принципиальная подключения ИМС ПЗУ К541РТ1 приведена в Приложении 4.

Разработка программных средств МПС

Рассмотрим пример разработки программных средств МПС для следующего задания. К системе подключены дисковод и 8 светодиодов. Режим ПДП организован от 2-х УВВ: УВВ1 подключено к каналу 0 КПДП и принимает 1300 байт из памяти (вывод); УВВ2 подключено к каналу 1 и передает 400 байт в память (ввод). Режим прерываний необходимо обеспечить от 3 УВВ.Вектора прерываний следуют через 4 байта. Объем модуля ОЗУ задан 4 килобайт, страницы 26, 27, 28 и 29.

1.1 Постановка и формулировка задачи В соответствии с заданием необходимо инициализировать БИС интерфейсного модуля на следующие режимы работы:

• обеспечиваем параллельный ввод – вывод информации от дисковода и 8 светодиодов с помощью БИС КР580 ВВ55 (ППИ). Дисковод подключаем к каналу А (КА) и настраиваем канал А на 2 режим работы, 8 светодиодов подключаем к каналу В (КВ) и настраиваем КВ на 0 режим на вывод информации. Для обеспечения требуемых режимов работы каналов необходимо загрузить управляющее слово (УС) в регистр управляющего слова (РУС) ППИ;

• обеспечиваем режим прямого доступа к памяти от 2-х УВВ с помощью БИС КР580ВТ57 (КПДП). УВВ1 подключено к К0, поэтому настраиваем канал 0 на прием 1300 байт с 26 и 27 страниц  ОЗУ, начиная с первого адреса 26 страницы – 6800h. УВВ2 подключено к К1, поэтому настраиваем канал1 на ввод 400 байт на 28 страницу ОЗУ, начиная с первого адреса 28 страницы – 7000h. КПДП работает в режиме нормальной записи, без автозагрузки и в режиме фиксированного приоритета. Для обеспечения заданного режима, необходимо запрограммировать КПДП, т. е. загрузить определенную информацию в регистры К0 (РА0, РЦ0 и РУ0) и регистры К1 (РА1, РЦ1 и РУ1), а также в регистр режима  (РР);

• обеспечиваем режим прерываний от 3-х УВВ. Зададим область векторов прерываний на 29 странице ОЗУ, начиная с адреса 7400h. Вектора следуют друг за другом через 4 байта.  Для программирования ПКП, необходимо загрузить в него УСИ1 и УСИ2.

Распределим адресное пространство ОЗУ. В УВВ1 в режиме ПДП выводится 1300байт (514h) с 26 и 27страниц ОЗУ, начиная с адреса 6800h по адрес 6D13h (6800h + 513h =6D13h). Из УВВ2 в режиме ПДП в ОЗУ вводится 400 байт (1F9h) на 28страницу с адреса 7000h по адрес 71F8h (7000h + 1F8h = 71F8h). Область векторов прерываний для организации режима прерываний зарезервируем на 29странице с адреса 7400 по адрес 741Fh, т.к. вектора прерываний следуют через 4байта и занимают 4 х 8 =32 ячейки памяти (3210 =2016).

Рисунок1 – Распределение адресного пространства ОЗУ

1.1.1 Инициализация ППИ Адреса каналов и регистра управляющего слова (РУС) для адреса ППИ = 84h:

• канал А: 100001002 = 84h;

• канал В: 100001012 = 85h;

• канал С: 100001102 = 86h;

• РУС:       100001112 = 87h.

• Управляющее слово для ППИ:

    УС = 111100002 = F0h    Подпрограмма инициализации ППИ

Схема электрическая принципиальная подключения БИС КР580ВВ55 (ППИ) приведена в Приложении 5

1.1.2 Инициализация КПДП

Запрограммируем К 0.            РА 0 = 6800 (26 и 27 стр.) РЦ0 =  N – 1 = 1300 – 1 = 129910 = 513h, где N =1300 – количество передаваемых байт. РЦ0 – 14-разрядный, поэтому добавляем 2 старших нуля

При программировании РУ0 и РЦ0 объединяются (РУ+РЦ)0= 8513h 

Запрограммируем К1  РА 1 = 7000h  (28 страница)    РЦ 1 = N – 1 = 400-1=39910 = 1F8h N = 40010

    Определим  содержимое РР (УС).

D7=0 - нет автозагрузки; D6 =0 – продолжать передачи;  D5D4 = 00 – режим нормальной записи и фиксированного приоритета;        D0 =1 –включаем 0канал; D1 = 1 – включаем 1канал.     

                            Таблица 1- Адреса регистров КПДП

 Программа инициализации ПКДП на языке Ассемблер

 DI                    ;запрет прерывания MVI A, 00      ; мл. РА0 = 00h -> А OUT 30          ; мл. РА0 -> КПДП MVI A, 68      ; ст. РА0 = 68h -> А OUT 30          ; ст. РА0 -> КПДП

MVI A, 13    ; мл. (РУ+РЦ)0 = 13h -> А OUT 31        ; мл. (РУ+РЦ)0 -> КПДП MVI A, 85     ; ст. (РУ+РЦ)0  = 85h -> А OUT 31         ; ст. (РУ+РЦ)0 -> КПДП

MVI A, 00      ; мл. РА1 = 00h -> А OUT 32          ; мл. РА1 -> КПДП MVI A, 70      ; ст. РА1 = 70h -> А OUT 32          ; ст. РА1 -> КПДП

MVI A,F8       ; мл. (РУ+РЦ)1 = F8 h -> А OUT 33          ; мл. (РУ+РЦ)1 -> КПДП MVI A, 41      ; ст. (РУ+РЦ)1  = 41h -> А OUT 33          ; ст. (РУ+РЦ)1 -> КПДП MVI A,03       ;РР = 03h -> А OUT 38          ;А=РР -> КПДП EI                    ; разрешение прерываний

 Схема электрическая принципиальная подключения БИС КР580ВН59 (ПКП) приведена в Приложении 6.

1.1.3 Инициализация ПКП Для инициализации ПКП необходимо загрузить УСИ1 и УСИ2. Начальный адрес области векторов прерываний ( область ВП на 29 стр.): А15А14А13 ..   ..    ..   ..    А8 А7 А6  А5 А4 А3 А2 А1 А0 7400h = 0  1  1  1  0  1  0  0  0  0  0  0  0  0  0  0b УСИ1=16h D7D6D5=000=A7A6A5 D2=1 – вектора следуют через 4 байта. D1=1 – в системе один ПКП. D0=0 – МПС на МПК КР580

     D7-D0=A15-A8= старшему байту первого адреса области векторов прерываний. Адреса регистров УСИ, если адрес ПКП=С0h адрес УСИ1=16h адрес УСИ2= 74h

Подпрограмма инициализации ПКП

DI ; Запрет прерываний

MVI A,16 ; УСИ1 ПКП

OUT COh

MVI A,74h ; УСИ2 ПКП

OUT C1h

EI ; Разрешение прерываний

 Схема электрическая принципиальная подключения БИС КР580ВТ57(ПДП) приведена в Приложении 7.

  1.2 Блок-схема алгоритма программы инициализации интерфейсного модуля

Рисунок 2– Блок-схема алгоритма

1.3 Разработка программы на языке ассемблер

DI; запрет прерываний

Подпрограмма инициализации ППИ

MVI A,F0 ;УС = F0h Ак.

OUT  87h ;УС РУС[87]

Подпрограмма инициализации ПДП

MVI A, 00      ; мл. РА0 = 00h -> А OUT 30          ; мл. РА0 -> КПДП MVI A, 68      ; ст. РА0 = 68h -> А OUT 30          ; ст. РА0 -> КПДП

MVI A, 13      ; мл. (РУ+РЦ)0 = 13h -> А OUT 31          ; мл. (РУ+РЦ)0 -> КПДП MVI A, 85       ; ст. (РУ+РЦ)0  = 85h -> А OUT 31           ; ст. (РУ+РЦ)0 -> КПДП

MVI A, 00      ; мл. РА1 = 00h -> А OUT 32          ; мл. РА1 -> КПДП MVI A, 70      ; ст. РА1 = 70h -> А OUT 32          ; ст. РА1 -> КПДП

MVI A,F8           ; мл. (РУ+РЦ)1 = F8 h -> А OUT 33              ; мл. (РУ+РЦ)1 -> КПДП MVI A, 41          ; ст. (РУ+РЦ)1  = 41h -> А OUT 33              ; ст. (РУ+РЦ)1 -> КПДП MVI A,03          ;РР = 03h -> А OUT 38              ;А=РР -> КПДП

Подпрограмма инициализации ПКП

MVI A,16 ; УСИ1 ПКП

OUT COh

MVI A,74h ; УСИ2 ПКП

OUT C1h

EI; разрешение прерываний