9. Компьютерный практикум по цифровой схемотехнике

Лабораторная работа №1

Исследование цифровых устройств

Комбинационного типа

Цель работы. Цель лабораторной работы – приобретение навыков построения и испытания цифровых устройств комбинационного типа с использованием пакета ASIMEC. Программа моделирует лабораторный стол с наборным полем для макетирования цифровых схем и необходимым комплектом контрольно-испытательной аппаратуры.

Рисунок 1 – Цифровые компоненты

Рисунок 2 – Средства отображения информации

Используемые в данной лабораторной работе цифровые компоненты (логические элементы, полусумматор, полный одноразрядный сумматор) приведены на рис. 1. Генератор прямоугольных импульсов, формирователи уровней логического 0 и 1, пробник, цифровой индикатор и двухлучевой осциллограф для отображения цифровых сигналов представлены на рис. 2.

Рисунок 3 – Сумматор двоично-десятичных чисел

На рисунке 3 приведена схема моделирования на ASIMEC сумматора двоично–десятичных кодов чисел. Для сложения двух двоично-десятичных чисел можно использовать по одному четырехразрядному сумматору на каждую декаду. Однако после суммирования следует производить коррекцию. Если в какой-либо декаде происходит перенос или получается двоичное число, большее 9, необходимо добавлять к ней 6, чтобы компенсировать разницу в весах разрядов. Возникающая при этом единица переноса передается в следующую по старшинству декаду.

В данном примере при сложении кодов чисел 9 и 7 на выходах DD1–DD4 сформировался двоичный код числа 16 (единица переноса в пятом разряде и нули на выходах первых четырех разрядов). Цепь коррекции (DD5–DD8, DD12–DD15) добавила число 6 к двоичной сумме чисел и мы наблюдаем на индикаторах Р1 и DD11 правильный результат.

Программа работы

1. Исследовать работу цифрового индикатора, подавая различные сочетания уровней цифровых сигналов на его входы. Какой уровень разрешает его работу? В каком диапазоне меняются числа на индикаторе? Что будет, если хотя бы один вход оставить неподключенным?

2. Экспериментально снять таблицу истинности для устройства, выполненного по схеме рис. 4, изменяя уровни сигналов на входах А и В. Записать логическую функцию F и показать возможность упрощения устройства.

Рисунок 4 – Устройство на логических элементах

3. Реализовать на логических элементах полный одноразрядный сумматор и убедиться в правильности его функционирования. С использованием полных одноразрядных сумматоров построить сигнальное устройство, формирующее на выходе логическую 1, если на любые N входов из 7 поданы логические 1 (для восьмого варианта N=0).

4. Спроектировать устройство на логических элементах по заданной таблице истинности и проверить его работу экспериментально. Номер варианта (функцию F1…F8) задает преподаватель.

N	A	B	C	F1	F2	F3	F4	F5	F6	F7	F8
0 1 2 3 4 5 6 7	0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	1 0 1 1 0 1 0 1	0 0 1 1 1 0 1 0	1 0 0 1 0 1 0 0	0 1 1 1 0 0 1 0	1 1 1 0 0 1 0 1	0 0 0 1 1 1 0 1	1 0 0 0 0 0 1 0	0 1 0 0 1 0 0 1

Рисунок 5 – Варианты цифровых устройств

5. На заданной элементной базе построить комбинационное цифровое устройство (рис. 5). Собрать устройство на макетном поле. Разработать программу проведения эксперимента по его испытанию. Провести эксперимент и зафиксировать его результаты. Номер варианта задает преподаватель.

6. Испытать счетный триггер, реализовав его на D-триггере с динамическим тактовым входом (рис. 6). Масштаб времени при моделировании в реальном времени принимается равным 1.

Рисунок 6 – Счетный триггер Т

7. На четырех Т-триггерах построить четырехразрядный асинхронный двоичный счетчик, формирующий сигналы A, B, C, D при счете импульсов задающего генератора G (рис. 7) и проверить его работу с помощью осциллографа. Оценить частоту импульсов на выходах G, A, B, C, D.

Рисунок 7 – Функциональная схема проектируемого устройства

8. Спроектировать генератор импульсов по заданной временной диаграмме его сигнала в течение периода на 16 тактах (рис. 8). Выбирается один из 10 вариантов исходных данных. Время одного такта – 1 мс.

	D
	C
	B
	A
									T	=	16	мс
	N		0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
	1
	2
	3		0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
	4
	5
	6		0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
	7
	8
	9		0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
	10

Рисунок 8 – Варианты заданий

Проектируемый генератор (рис. 7) содержит четырехразрядный двоичный счетчик с тактовым генератором G и комбинационное устройство, формирующее заданный сигнал из выходных сигналов счетчика A, B, C, D. Выходной сигнал генератора описывается логической функцией F.

9. По заданной временной диаграмме сигнала на выходе проектируемого генератора заполнить карту Карно и записать минимизированное выражение для булевой функции F, реализуемой комбинационной частью устройства.

10. Собрать полную схему генератора и проверить его работу, подключив осциллограф к выходу устройства. Соответствует ли полученная временная диаграмма выходного сигнала генератора заданной? Устранить ошибки в проектировании устройства, если выходной сигнал отличается от заданного.