57 ПОЛУПРОВОДНИКОВЫЕ
ЗАПОМИНАЮЩИЕ УСТРОЙСТВА
фиксируется по импульсам RAS , CAS , R /W в момент прихода последнего по времени сигнала. Регенерация информации осуществляется путем обращения к каждой из 128 строк не реже, чем через 2 мс.
5.1.2. Динамические параметры ОЗУ
Для нормальной работы ОЗУ входные сигналы должны поступать в определенной последовательности через интервалы времени, определяемые динамическими параметрами ОЗУ. Микросхемы памяти описываются большим числом параметров, из которых основными являются следующие:
−время установления tSU - интервал времени между началами двух входных сигналов на разных входах;
−время удержания tH - интервал времени между началом одного и окончанием другого сигналов на разных входах;
−время сохранения tV - интервал времени между окончаниями двух сигналов на разных входах;
−время выборки tA - интервал времени между подачей на вход сигнала и получением на выходе данных (при условии, что все остальные необходимые сигналы поданы);
−время запрещения tDIS - интервал времени, в течение которого происходит запрещение данных на выходе;
−время цикла tCY - интервал времени между началами (окончаниями) сигналов на одном из управляющих входов.
Временные диаграммы, иллюстрирующие работу статического ОЗУ в режиме записи данных приведены на рис. 5.8. Запись данных в элемент
памяти происходит при подаче сигналов выбора ИС CS и разрешения
записи R /W . Для того, чтобы запись данных была выполнена именно в выбранный элемент памяти, необходимо входные данные DI и адресный
код A установить на входах ИС за интервалы времени tSU ( DI −CS ) и tSU ( A−CS )
соответственно. Это связано с тем, что только спустя некоторое время после подачи адресного кода устанавливаются активные уровни на адресных шинах, сигнал данных проходит через устройство записи и т.д.
Для надежной записи необходима определенная длительность tW (CS ) и
t разрешающих сигналов CS и R /W . Для предотвращения ошибок и
( )W WR
сбоев необходимо удержание данных после начала записи в интервале tH (WR−DI ) и сохранение DI и адресного кода A в течение интервалов
58
tV (CS −DI ) и tV (CS −A) . Через время цикла адреса в режиме записи tCY ( A)WR можно изменить адресный код и ввести данные в другой элемент памяти.
Рис. 5.8. Временные диаграммы работы статического ОЗУ. Цикл записи
( R /W = 0 )
Работа статического ОЗУ в режиме считывания записанных данных показана на рис. 5.9. Цикл считывания начинается с установления
адресного кода за время tSU ( A−CS ) до подачи сигнала выбора ИС
(предполагается, что установлен режим чтения R /W =1 ). Через время выборки сигнала микросхемы tA(CS ) называемое часто временем выбора
tCS , на выходе ИС DO, до этого бывшем в третьем состоянии, появляются записанные в выбранном элементе данные.
Рис. 5.9. Временные диаграммы работы статического ОЗУ. Цикл считывания
( R /W =1 )
ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ ЧАСТЬ 2
59 ПОЛУПРОВОДНИКОВЫЕ
ЗАПОМИНАЮЩИЕ УСТРОЙСТВА
На рис.5.9 показан также выход DO ОЗУ, в которой выходной каскад выполнен по схеме с открытым коллектором (при CS =1 выходной транзистор закрыт). Не позднее, чем через время запрещения tDIS (CS ) после
снятия сигнала выбора CS выход переходит в третье состояние (закрывается выходной транзистор). Интервал tCY ( A) RD определяет время цикла адреса в режиме считывания. Для ИС ОЗУ указывается также время выборки адреса tA( A) , которое определяется как интервал, через который появляются достоверные данные на выходе после установления адресного кода (при CS =0 и R /W =1 ).
5.1.3. Увеличение информационной емкости ОЗУ
Увеличение информационной емкости ОЗУ может быть достигнуто как за счет наращивания разрядности слов данных, так и за счет увеличения количества слов. При увеличении длины слов данных объединяются адресные входы и управляющие входы отдельных ИС памяти (рис. 5.10). Информационные входы и выходы микросхем являются входами и выходами полученного модуля памяти увеличенной разрядности. В каждой ИС записывается и хранится один разряд слова данных.
Рис.5.10. Увеличение ёмкости памяти за счет наращивания разрядности слов
Построение модуля памяти с увеличенным количеством слов возможно благодаря наличию входов выбора ИС. В показанной на рис. 5.11 схеме дан пример объединения четырех ИС и организацией 4 слова х 1 разряд в модуль памяти с емкостью 16 бит и организацией 16 слов х 1разряд. Одноименные адресные входы, а также входы управления режимом запись-считывание отдельных ИС соединяются. На объединенные адресные входы подаются младшие разряды адресного кода модуля памяти. Старшие разряды адресного кода поступают на
60
дешифратор, с помощью которого выбирается одна из схем ЗУ. Слова с адресами от 0000 до 0011 размещаются в одной ИС, от 0100 до 0111 - в другой и т.д. Входы и выходы данных ИС объединяются и образуют информационный вход и выход модуля памяти. Вход стробирования
дешифратора можно использовать в качестве входа выбора модуля CS
(при G =CS =1 выход DO всех ИС в третьем состоянии, при G =CS =0 работает одна из ИС в зависимости от адресного кода).
Рис.5.11. Увеличение ёмкости памяти за счет наращивания количества слов
Показанные на рис. 5.10 и 5.11 модули памяти имеют те же входы и выходы, что и отдельные микросхемы. Их емкость также может наращиваться для построения запоминающих устройств с заданными информационным объемом и организацией. При объединении в ЗУ большого числа ИС необходимо предусматривать схемы для согласования нагрузок по входам и выходам.
ЦИФРОВЫЕ УСТРОЙСТВА И МИКРОПРОЦЕССОРЫ ЧАСТЬ 2