Билеты к экзамену
.docВопросы к экзамену по дисциплине Схемотехника.
1. 5 поколений схемотехники ЭВМ и их влияние на параметры ЭВМ.
2. Классификация интегральных микросхем.
3. Параметры и характеристики ИМ.
4. Методика синтеза многовходовых комбинационных схем.
5. Классификация триггерных устройств.
6. RS - триггер: асинхронный и синхронный (базис И-НЕ).
7. RS - триггер: асинхронный и синхронный (базис ИЛИ-НЕ).
8. МS – триггер.
9. Т - триггер
I0. D - триггер.
11. JK - триггер.
12. DV - триггер.
17. Назначение, классификация, функции и операции выполняемые регистрами.
18. Регистры приема и выдачи кода. Парафазная передача кода.
19. Регистры, выполняющие логические операции «И» и «ИЛИ».
20. Регистр, выполняющий логическую операцию по модулю 2.
21. Регистры сдвига. Методика синтеза синхронных регистров сдвига.
(Преобразование кодов с помощью RG).
22. Демультиплексоры.
22. Мультиплексоры.
24. Классификация, основные параметры дешифраторов. Линейные дешифратор.
25. Пирамидальный дешифратор. Шифраторы.
26. Многоступенчатый дешифратор.
27. Назначение и классификация счетчиков.
28. Асинхронные суммирующие счетчики.
29. Асинхронные вычитающие счетчики.
30. Основные параметры счетчиков. УГО счетчиков. Счетчик сумм. и выч.
31. Счетчики с произвольным коэффициентом пересчета. Методы обнуления и дешифрации.
32. Счетчики с произвольным коэффициентом пересчета. Метод ОС.
3З. Синхронные счетчики. Счетчики с цепью группового переноса.
34. Схемотехника счетчиков с цепями переноса.
37. ТТЛШ (транзистор Шоттки).
38. Эмиттерно-связная логика (ЭСЛ).
39. Интегрально-инжекционныя логика.
40. МОП логика.
41. КМОП логика.
42. Монтажная логика.
43. Тристабильный элемент.
44. ЗУ, иерархия основные параметры.
45. Классификация ЗУ.
46. Схемотехника ЗУ с произвольной выборкой (доступом).
47. ЗУ с двунаправленной шиной данных.
(двумерная адресация).
48. ЗУ с последовательной выборкой (доступом).
(стек, модели разных стеков).
49. Буферное ЗУ.
50. Статическое ОЗУ на ТТЛ структурах.
51. Статическое ОЗУ на МОП структурах.
52. Динамические ОЗУ на МОП структурах.
54. ПЗУ однократного программирования.
55. Перепрограммируемое ПЗУ.
56. Ассоциативное запоминающее устройство.
57. Программируемая логическая матрица (ПАМ).
58. Специализированные большие интегральные схемы.
(классификация методов проектирования СБИС).
59. Особенности конструкций БМК.
61. Основные направления БМК.
(Основные параметры и характеристики БМК.)
P.S. то, что написано в скобочках, это Озеров написал от руки напротив этих вопросов, как я понял – это дополнительные вопросы.