Описание работы схемы.
Выводы сигналов выбора микросхем
CS1,…,CS4субмодулей #1,…,#4,
подключаются к выходам дешифратора
DD3, назначение которого
заключается в выборе субмодуля,
адресуемого старшими разрядами кода
адреса А13, А12. Старшиеразрядыкода адресаА14,А15использованыдляуправления шинным
формирователем. При А14=0,
А15=0на шинный формирователь
на вход CS
приходит разрешающий сигнал с уровнем
логического
«0» в момент выработки сигнала синхронизации
пассивного устройстваRPLY.Приостальных комбинациях
А14,А15 на вход CS
шинного формирователя приходит сигнал
с уровнем логической «1» который переводит
его выходы в третье состояние.Регистры DD1, DD2выполняют функцию буферов ША. Буферизация
шины необходима для повышения их
нагрузочной способности по току и
ёмкости. Используемый в нашей работе
интерфейсМПИна базе МП
К1801ВМ1,
имеет допустимые значения тока до 1,8 мА
и ёмкости до 100 пФ. Учитывая что значение
ёмкости адресного входа микросхем
памяти серии К537 равно 5…15 пФ, то получаем
ёмкостную нагрузку каждой линии ША
более 100 пФ, что обусловливает необходимость
включения буфера.
Применение регистров КР580ИР82 в качестве буфера увеличивает нагрузочную способность линий ША до 32 мА и 300 пФ. Один из разрядов регистра DD2(выводы8,12) использованыдля буферизации линии инверсного сигналаDOUT, который управляет режимом записи – считывания микросхем ОЗУ.
Входной код с линией DI защелкивается на триггерах регистраКР580ИР82по сигналу STB при его переходе из высокого уровня в низкий. Считывание информации возможно при наличии на входе OE (вывод 9) сигнала с уровнем логического нуля. При сигнале ОЕ = 1 выходы принимают третье состояние. Разрешающее значение сигнала ОЕ формируетмикропроцессор подавая на этот вход сигнал BS (выбор внешнего устройства).
Сопряжение модуля ОЗУ с ШД реализовано на микросхеме шинныхформирователей DD5, DD6,DD7, DD8К589АП16. Микросхема указанного вида имеет 4-хразрядные входной Bи выходной каналыA,4-хразрядный двунаправленный канал. Передача информации обеспечивается при сигнале с уровнем логического нуля на входе CS. При наличии на входе CS сигнала с уровнем логической единицы все выходы переходят в третье состояние. Инверсный cигнал CS снимается с выходамикросхемы DD4.
Направление передачи информации зависит от инверсного сигнала DOUT, подаваемого на вход W/R: при 0 информация передаются со входов какнала В на выходы канала А, при 1 со входов канала А на выходы канала В. Следовательно, при инверсном сигналеDOUT= 0 информация с выходов микросхем ОЗУ поступает в ШД, при инверсном сигналеDOUT= 1 из ШД на входы DI микросхем ОЗУ.
Проектирование модуля озу.
Проектирование модуля ОЗУ заключается в разработке такой структуры ОЗУ, которая позволяет обеспечить организацию ОЗУ и его ёмкость в 32К байта с использованием микросхем ОЗУ серии К537, а именно К537РУ14 и интерфейса МПИ.
Микросхема к537ру14
Микросхема
изготовлена на технологии КМОП. Она
имеет одноразрядную организацию 4К*1
бит. Характерные черты микросхемы:
единое питание 5 В, ТТЛ – уровни входных
и выходных сигналов, выход с тремя
состояниями, высокая помехоустойчивость.
Условное графическое обозначение
микросхемы показано на рис. 3.1.1.
Рис. 2. Условное графическое Рис. 3. Временные диаграммы
обозначение К537РУ14. К537РУ14 в 2-ух режимах.
Микросхема работает в режимах записи, считывания и хранения. Значения сигналов в названных режимах указаны в таблице 3.1.3, временные диаграммы работы на рис. 3.1.2.
Таблица 1 Таблица истинности для К537РУ14
-
Инв. CS
W/R
A
DI
DO
Режим работы
1
Х
Х
X
Z
Хранение
0
0
A
1
Z
Запись 1
0
0
A
0
Z
Запись 0
0
1
A
X
D
Считывание
