Глава III. Логические элементы на биполярных транзисторах. 73 Глава III. Логические элементы на биполярных транзисторах.

3.1 Элементы транзисторно-транзисторной логики (ттл – типа).

Отличительным признаком элементов ТТЛ является многоэмиттерный транзистор, включенный во входной цепи. Схема простейшего элемента ТЛ приведена на рис.3.1. она содержит входной двухэмиттерный транзистор VT1, в базовой цепи которого включен резистор R1, и выходной инвертор на транзисторе VT2, в коллекторной цепи которого включен резистор R2. Многоэмиттерный транзистор выполняет логическую операцию И над входными логическими переменными А и В, а на выходе элемента реализуется функция И-НЕ: . Простейшие элементы ТТЛ используются в БИС.

Рассмотрим принцип действия ЛЭ в статическом режиме, полагая, что он работает в составе цепочки последовательно соединенных одинаковых ЛЭ. Выделим в этой цепочки два соседних логических элемента ЛЭ1 и ЛЭ2 на рис.3.2

П

Рис.3.1

усть на первый вход ЛЭ1 подано напряжение U⁰, а на второй – напряжение U¹. При этом первый эмиттерный переход смещен в прямом направлении, напряжение на нем обозначим U⁰_БЭ1. Напряжение на базе транзистора VT1 U⁰_Б1=U⁰_БЭ1+U⁰ (около 0,8 В при Т=300 К), а ток базы I⁰_Б1=(U_и.п – U⁰_БЭ1 – U⁰)/R₁. Этот ток вытекает через первый вход ЛЭ1. Второй эмиттерный переход смещен в обратном направлении, поэтому через второй вход вытекает ток I¹_вх. Этот ток также вытекает через первый вход. Поэтому ток первого входа I⁰_вх=I⁰_Б1+I¹_вх, а коллекторный ток транзистора VT1 (базовый ток транзистора VT2) близок к нулю. Коллекторный переход транзистора VT1 смещен в прямом направлении, а напряжение между его коллектором и первым эмиттером равно напряжению насыщения U_КЭнас1 для транзистора VT1 при I_К0.

Н

Рис.3.2

апряжение на базе транзистора VT2 U⁰_БЭ2=U⁰+U_КЭнас1, что ниже его порога отпирания U_БЭпор2. Отметим, что напряжение U_БЭпор на 2 … 3 _Т ниже напряжения база – эмиттер в режиме насыщения. Следовательно, транзистор VT2 закрыт и его коллекторный ток близок к нулю. Через резистор R2 в выходную цепь ЛЭ1 течет ток I¹_вх, являющийся входным током для ЛЭ2: I¹_вх=I¹_Б1_I1, где I¹_Б1 – ток базы транзистора VT1 в ЛЭ2; _I1 – инверсный коэффициент передачи этого транзистора. Чтобы ток I¹_вх был достаточно малым, необходимо уменьшать _I1.

При малом токе I¹_вх падение напряжения на резисторе R2 элемента ЛЭ1 невелико, поэтому напряжение на выходе ЛЭ1 соответствует напряжению высокого уровня

U¹=U_и.п – R₂I¹_вх= U_и.п – R₂I¹_Б1_I1 U_и.п (3.1)

Если к выходу ЛЭ1 подсоединить не один, а n логических элементов, то вытекающий выходной ток увеличится в n раз, а уровень напряжения U¹ понизится. Выходное напряжение ЛЭ1 не изменится, если и на второй его вход будет подано напряжение U⁰.

Рассмотрим теперь ЛЭ2. Пусть на второй вход (рис.3.2) подано напряжение U¹. Поскольку и на первый вход, как мы установили ранее, с выхода ЛЭ1 также поступает напряжение U¹,. То оба эмиттерных перехода входного транзистора смещены в обратном направлении. Этот транзистор работает в инверсном режиме. Через каждый вход втекает ток I¹_вх. В цепи транзистора VT1 через резистор R1 протекает ток I¹_Б1, который несколько меньше I⁰_Б1, так как напряжение на базе повысилось примерно до 1,4 В (определяется прямым напряжением на эмиттерном переходе VT2 и коллекторном переходе VT1) при Т=300 К. коллекторный переход входного транзистора ЛЭ2 смещен в прямом направлении. Через него в базу выходного транзистора течет ток I¹_Б2= I¹_Б1 + 2I¹_вх. При соответствующем выборе сопротивлений резисторов R1 и R2 и коэффициента передачи ₂ транзистора VT2 выполняется условие I¹_Б2₂ > I_К2 и транзистор VT2 будет находиться в режиме насыщения. Выходное напряжение ЛЭ2 будет соответствовать напряжению низкого уровня U₀=U_КЭнас2, где U_КЭнас2 – напряжение насыщения транзистора VT2 при заданном токе I_К2= I⁰_вх (при одной нагрузке). Это напряжение возрастает приблизительно пропорционально коллекторному току. Если к выходу ЛЭ2 подключить не один, а n аналогичных элементов, то втекающий в его выход ток увеличится в n раз (рис.3.2), соответственно возрастает коллекторный ток выходного транзистора и повысится напряжение U⁰.

Е сли теперь повысить напряжение на первом входе ЛЭ1 до уровня U¹, то его выходное напряжение понизится до уровня U⁰, что вызовет переключение ЛЭ2 в состояние U_вых = U¹. Таким образом, для рассматриваемого двухвходового ЛЭ при U_вх1 = U⁰ (А = 0) или при U_вх2 = U⁰ (В=0), или при U_вх1 = U_вх2 = U⁰ (А=В=0) U_вых = U¹ (С=0), что соответствует логической функции И-НЕ.

П

Рис.3.3

ередаточная характеристика рассматриваемого элемента ТТЛ при U_и.п=3 В, Т=20^оС и n=1 приведена на

р

Рис.3.4

ис.3.3. При снятии этой характеристики для ЛЭ, имеющего m входов, входное напряжение измеряют только на одном их входов в диапазоне от 0 до U_и.п, а на остальные входы подают напряжение U¹. Усредненный порог переключения U_пор  (U_БЭпор2+U_БЭнас2)/2. Как видно из рисунка с учетом обозначений данных на рис.1.3, а или формул (1.2) и (1.3), U⁰_п^ 0,5В, а U¹_п^ 2В. При повышении температуры U_пор понижается (температурный коэффициент около – 2 мА/^оС), что приводит к уменьшению U⁰_п и увеличению U¹_п. Соответствующая характеристика для Т=120^оС показана на рис.3.3.

Н агрузочная способность ЛЭ прежде всего ограничена тем, что с ростом числа нагрузок увеличиваются выходные токи. Выходные характеристики элемента ТТЛ при U_и.п=3 В, R₂=1,2 кОм, ₂=60 и Т=20^оС приведены на рис.3.4. вытекающий из ЛЭ ток входных напряжений U¹ на всех входах, а характеристика U¹_вых = f(I¹_вых) – при U_вх = U⁰. Видно, что увеличение выходных токов приводит к понижению уровня U¹ и повышению уровня U⁰. Уровень U¹ понижается по линейному закону в соответствии с формулой (3.1), в которой нужно заменить I¹_вх на I¹_вых. Уровень U_вых при малых токах I⁰_вых повышается также по линейному закону вследствие увеличения напряжения насыщения выходного транзистора. Точка А отделяет режим насыщения от активного режима этого транзистора. Активный режим недопустим, так как выходное напряжение резко возрастает при увеличении выходного тока.

Рис.3.5

Входная характеристика элемента ТТЛ при U_и.п = 3 В, R₁ = 4 кОм, _I1 = 0,05 и Т = 20^оС показана на рис.3.5. Вытекающий из ЛЭ ток считается положительным. Характеристика имеет три участка, которые пронумерованы, как на рис.3.2, а. На участке 2 при U_вх < U_пор  0,7 В с ростом входного напряжения входной ток уменьшается по линейному закону в соответствии с формулой I_вх =(U_и.п – U⁰_БЭ1 – U_вх)/R₁. На участке переключения 3 входной ток резко уменьшается при увеличении напряжения на 3 … 4 _Т вследствие запирания эмиттерного перехода входного транзистора. На участке 1 полярность тока изменяется, и с ростом напряжения он стремится к значению I¹_вх = _I1I_Б1, в рассматриваемом примере равному 20 мкА.

По входным и выходным характеристикам можно определить нагрузочную способность с учетом требуемой помехоустойчивости. В качестве примера зададимся значением U⁰_п=0,5 В, учитывая, что для ЛЭ этого типа U⁰_п < U¹_п . Тогда U⁰ = U_пор - U⁰_п = 0,7 – 0,5 = 0,2 В. При U_вых = U⁰ =0,2 В по выходной характеристике U⁰_вых =f(I⁰_вых) (см. рис.3.4) определяем I⁰_{вых.макс} = 8 мА, а по входной характеристике (см. рис.3.5) при U_вых = U⁰ =0,2 В находим I⁰_вх = 0,46 мА. При этом нагрузочная способность n = I⁰_{вых.макс}/ I⁰_вх  17, а выходной ток I¹_вых = n I¹_вх =170,02=0,34 мА. Из выходной характеристики U¹_вых =f(I¹_вых) получаем U¹_{вых.мин} =2,7 В, следовательно, U¹_п = U¹_{вых.мин} - U_пор  2,7 – 0,7 = 2 В.

Для повышения нагрузочной способности необходимо увеличивать коэффициент передачи выходного транзистора и уменьшать сопротивление его коллекторной области. Последнее достигается формированием в его коллекторной области скрытого слоя n⁺-типа. Нагрузочная способность зависит от температуры и напряжения источника питания. Как показывает анализ, наименьшее значение n соответствует минимальной рабочей температуре, что обусловлено главным образом уменьшением коэффициента передачи выходного транзистора, а также наименьшему напряжению источника питания. Типовые значения n для элементов ТТЛ с учетом наихудших условий работы составляют

4 … 5.

Средняя потребляемая мощность может быть оценена по формуле

P_ср = 0,5 U_и.п (I⁰_Б1 + I¹_Б1 + I¹_К2)  U_и.п[(U_и.п – 1,5U_БЭ.пор)/R₁ + U_и.п/2R₂]. (3.2)

Поскольку при снижении напряжения питания уменьшаются помехоустойчивость и нагрузочная способность, она ограничивается значением U_и.п.мин  2 В. Поэтому потребляемую мощность можно уменьшить, только увеличив сопротивления R₁ и R₂. Однако при этом возрастает средняя задержка.

Средняя задержка определяется временем перезарядки паразитных емкостей, отсчитываемых относительно общей шины: базы входного транзистора С_Б1, базы выходного транзистора С_Б2 и коллектора этого транзистора С_н (емкости нагрузки). Включение соответствующих конденсаторов показано на рис.3.1. емкость С_Б1 складывается из усредненных барьерных емкостей эмиттерных переходов входного транзистора, паразитных емкостей металлического соединения и резистора R1. Емкость С_Б2 учитывает барьерные емкости эмиттерного и коллекторного переходов выходного транзистора, паразитную емкость металлического соединения и емкость коллектор-подложка входного транзистора. Емкость С_н состоит их паразитных емкостей коллектор-подложка выходного транзистора, резистора R2, соединительных проводников и входных емкостей элементов-нагрузок. Кроме того, средняя задержка зависит от времени рассасывания избыточного заряда в выходном транзисторе.

Рассмотрим работу ЛЭ в импульсном режиме. Пусть на первом входе ЛЭ напряжение U⁰, на втором – напряжение U¹. В некоторый момент времени на первый вход поступает переключающий импульс напряжения прямоугольной формы (см.рис.1.6). напряжение на выходе будет изменяться с задержкой t^1.0_зд , во время которой напряжение на базе выходного транзистора увеличивается до порога его отпирания. При этом коллекторный ток транзистора VT2 останется очень малым и на выходе сохранится уровень U¹. На этом этапе конденсаторы С_Б1 и С_Б2 (см. рис.3.1) заряжаются током, задаваемым резистором R1. Поэтому время задержки t^1.0_зд уменьшается при снижении емкостей С_Б1 и С_Б2 и сопротивления R1.

По окончании задержки коллекторный ток выходного транзистора нарастает, выходное напряжение понижается и формируется фронт. Время перехода t^1.0 сокращается при уменьшении барьерной емкости коллекторного перехода выходного транзистора, емкости нагрузки и сопротивлений R1 и R2, а также при увеличении коэффициента усиления этого транзистора. После окончания фронта в течении некоторого времени коллекторный ток продолжает нарастать, а выходное напряжение – понижаться. Затем выходной транзистор переходит в режим насыщения, а выходное напряжение достигает уровня U⁰.

При скачкообразном понижении входного напряжения выходное напряжение изменяется с задержкой t^0.1_зд , в течении которой рассасывается избыточный заряд, накопившейся в выходном транзисторе в режиме насыщения. Время задержки t^0.1_зд равное времени рассасывания, которое изменяется пропорционально постоянной времени рассасывания _рас и уменьшается при росте тока, вытекающего из базы выходного транзистора. Постоянная времени рассасывания приблизительно равна объемному времени жизни дырок в коллекторе. Для уменьшения _рас используют легирование кристалла золотом, в результате получают _рас=10 … 20 нс, однако при этом понижается коэффициент передачи выходного транзистора.

Для уменьшения времени рассасывания необходимо обеспечить достаточно большой ток, вытекающий из базы выходного транзистора. Этот ток протекает через транзистор VT1 во входную цепь ЛЭ и поступает на выход предыдущего ЛЭ, т.е. течет в коллекторной цепи выходного транзистора последнего. Значение тока определяется напряжением U_БЭ транзистора VT2 и малыми сопротивлениями транзистора VT1 данного ЛЭ и транзистора VT2 предыдущего ЛЭ в результате получают достаточно большой ток и время рассасывания меньшее _рас. За время рассасывания выходное напряжение почти не изменяется и остается близким к уровню U⁰.

По окончании процесса рассасывания происходит быстрое уменьшение коллекторного тока выходного транзистора и начинается повышаться выходное напряжение. Время перехода t^0.1 пропорционально постоянной времени R₂C_н и почти не зависит от других параметров. Напомним, что емкость С_н значительно слабее (в ₂ раз) влияет на время перехода t^0.1, так как при этом она быстро разряжается большим коллекторным током открывшегося выходного транзистора.

Основной вклад в среднюю задержку элементов ТТЛ вносят время рассасывания и время перехода t^0.1. Поскольку последнее увеличивается пропорционально емкости нагрузки, эти ЛЭ могут эффективно использоваться только при малых емкостях нагрузки С_н < 0,5 пФ. При этом средняя задержка t_зд.р.ср  5 нс, а работа переключения А_пер  5 пДж. Элементы ТТЛ занимают сравнительно малую площадь на кристалле, их относительная площадь 500 … 1000 литографических квадратов. Простейшие элементы характеризуются сравнительно невысокой помехоустойчивостью: U⁰_п  0,2В в диапазоне рабочих температур – 60 … +125 ^оС. по этим причинам они используются во внутренних цепях БИС, где обеспечиваются малые емкости соединительных проводников и низкие уровни внутренних помех.

Д ля повышения помехоустойчивости, нагрузочной способности и обеспечения высокого быстродействия при значительно большей емкости нагрузки в элементах ТТЛ используют сложный инвертор. Такие элементы применяют в микросхемах малой и средней степени интеграции, а также в выходных каскадах БИС.

С

Рис.3.6

хема элемента ТТЛ со сложным инвертором. Представлена на рис.3.6. этот элемент выполняет логическую функцию И-НЕ. Назначение входного транзистора и резистора R1, то же,. Что и в простейшем элементе (см. рис.3.1). остальные транзисторы и резисторы составляют сложный инвертор, содержащий промежуточный каскад на транзисторе VT2 и резисторах R2, R3 и выходной каскад на транзисторах VT3 – VT5 и резисторе R4.транзистор используется в диодном включении (U_БК=0). С выходов промежуточного каскада (с коллектора и эмиттера VT2) задаются управляющие сигналы, обеспечивающие противофазное включение транзисторов VT3 и VT4 выходного каскада: если один из них включен, другой выключен.

При U_вх=U⁰ на дном или нескольких входах, как и в простейшем элементе ТТЛ, коллекторный ток входного транзистора и напряжение на базе транзистора VT2 близки к нулю. Поэтому транзисторы VT2 и VT3 закрыты. Транзистор VT4 открыт, так как в его базу втекает ток, задаваемый резистором R2. Напряжение на выходе соответствует напряжению высокого уровня. Пренебрегая малым падением напряжения можно оценить по формуле

U¹ = U_и.п – 2U^/_БЭ (3.3)

где 2U^/_БЭ – падение напряжения на эмиттерных переходах транзисторов VT4 и VT5. Через эти переходы протекает выходной ток элемента ТТЛ, являющийся входным током нагрузочных элементов. В зависимости от значения входного тока U^/_БЭ может принимать значения 0,45 … 0,5 В при Т = 25 ^оС. из сопоставления (3.1) и (3.3) с учетом (1.3) следует, что для обеспечения большой помехоустойчивости U¹_п для ЛЭ со сложным инвертором необходимо более высокое напряжение питания. Типовое напряжение питания 5 В. при этом для U^/_БЭ = 0,5 В из (3.3) получаем U¹ = 4 В.

нагрузочная способность в состоянии U_вых = U¹ по сравнению с нагрузочной способностью простейшего элемента ТТЛ увеличивается за счет использования транзистора VT4. В этом состоянии VT4 работает в активном режиме и в ₄ раз ослабляет зависимость выходного напряжения U¹_вых от выходного тока I¹_вых. Выходная характеристика элемента ТТЛ со сложным инвертором аналогична по форме зависимости U¹_вых = f(I¹_вых) на рис.3.6, на идет выше (так как повышено напряжение U_ип) и значительно (приблизительно в ₄ раз) положе. При напряжении U¹ на всех входах транзистор VT2 открывается коллекторным током входного транзистора и переходит в режим насыщения. Напряжение на его коллекторе понижается и транзисторVT4 закрывается. Транзистор VT3 открывается эмиттерным током транзистора VT2 и также переходит в режим насыщения. При этом выходное напряжение соответствует напряжению низкого уровня и определяется напряжением насыщения транзистора VT3. Для того чтобы транзистор VT4 не открывался при понижении выходного напряжения, в схему введен транзистор VT5. Напряжение на базе VT4 в рассматриваемом состоянии ЛЭ U_Б4=U¹_БЭ3 + U_КЭнас2, где U¹_БЭ3 – напряжение база – эмиттер транзистора VT3 в режиме насыщения; U_КЭнас2 – напряжение насыщения транзистораVT2. Если предположить, что в худшем с точки зрения обеспечения запирания транзистора VT4 случае U_вых = U⁰  0, то и при этом напряжении U_Б4 = 0,7+0,1=0,8 В (при Т=25^оС) недостаточно для отпирания двух последовательно включенных эмиттерных переходов транзисторов VT4 и VT5.

Сопротивления R1 и R2 выбирают из условия R1 > R2, поэтому эмиттерный ток транзистора VT2 в режиме насыщения значительно больше тока базы. Следовательно, в промежуточном каскаде происходит усиление тока. В результате в базу транзистора VT3 поступает больший ток, чем в простейшем элементе при том же сопротивлении R1, что увеличивает нагрузочную способность в состоянии U_вых = U⁰. Форма выходной характеристики ЛЭ со сложным инвертором в этом состоянии такая же как и характеристики U⁰_вых = f(I⁰_вых) на рис.3.4. Однако значения токов I⁰_вых значительно (приблизительно в R1/R2 раз) больше.

Резистор R3 необходим для создания цепи, по которой протекает базовый ток транзистора VT3 во время процесса рассасывания. Резистор R4 с малым сопротивлением (около 100 Ом) служит для ограничения импульсного тока транзистора VT4, протекающего при переключении ЛЭ их состояния U_вых = U⁰ в состояние U_вых = U¹.

П ередаточная характеристика ЛЭ со сложным инвертором при U_и.п = 5 В и Т = 20^оС показана на рис.3.7 (сплошная кривая). При входном напряжении менее 0,7 В транзисторы VT2 и VT3 закрыты, напряжение на выходе U¹ = 3,6 В. когда входное напряжение достигает приблизительно 0,7 В, начинает открываться транзистор VT2, увеличивается его коллекторный ток и падение напряжения, создаваемое этим током на резисторе R2. Поэтому напряжение на базе транзистора VT4 и выходное напряжение понижаются (участок А). Транзистор VT3 на этом участке закрыт, так что эмиттерный ток транзистора VT2 течет через резистор R3. Наклон характеристики |dU_вых/dU_вх| на участке А тем больше, чем меньше отношение R3/R2.

Рис.3.7

Рис.3.8

Увеличивать сопротивление R3 для повышения порогового напряжения U⁰_пор и помехоустойчивости U⁰_п нецелесообразно, так как при этом уменьшается базовый ток транзистора VT3 во время процесса рассасывания. Поэтому для коррекции формы передаточной характеристики в схему ЛЭ кроме резистора R3 вводят корректирующую цепочку, как показано на рис.3.8. она состоит из транзистора VT6 и резистора R5 с малым сопротивлением (200 … 400 Ом). Скорректированный участок передаточной характеристики ЛЭ показан на рис.3.7 штриховой линией. В этом случае транзисторы VT2, VT3 и VT6 открываются практически при одном напряжении U_пор  1,4 В, поэтому помехоустойчивость U⁰_п возрастает на 0,7 В.

Одним из существенных недостатков простейшего элемента ТТЛ (рис.3.1) является жестокое ограничение емкости нагрузки: при большой С_н время нарастания выходного напряжения определяется постоянной времени R₂C_н, с которой заряжается емкость. Для ЛЭ со сложным инвертором допустима большая емкость нагрузки (С_н=50 … 150 пФ), поскольку она заряжается большим эмиттерным током транзистора VT4, включающегося при выключении транзистора VT2.

Потребляемая мощность для ЛЭ со сложным инвертором значительно выше, чем для простейшего, что обусловлено большим напряжением источника питания. Кроме того, сложный инвертор потребляет дополнительную динамическую мощность при переключении: когда напряжение на выходе повышается, транзистор VT4 открывается и его коллекторный ток увеличивает на это время ток питания. В цепи питания при переключении элемента из состояния U_вых = U⁰ в состояние U_вых = U¹ появляется пик тока. Для его ограничения используется резистор R4. Потребляемая мощность возрастает при увеличении рабочей частоты переключения.

Логический элемент со сложным инвертором по сравнению с простейшим занимает значительно большую площадь кристалла. По этой причине, а также вследствие большой потребляемой мощности его применение ограничено цифровыми микросхемами малой и средней степени интеграции.

Для повышения быстродействия элементов ТТЛ в них используют транзисторы с диодами Шотки. Так, в схеме со сложным инвертором (рис.3.6) все транзисторы, кроме VT4 и VT5, работающих в активном режиме, заменяют транзисторами с диодами Шотки. При этом время рассасывания оказывается пренебрежимо малым, а средняя задержка определяется временем перезарядки паразитных емкостей. Средняя задержка уменьшается до 1 … 2 нс при Р_ср = 10 … 20 мВт. Для элементов ТТЛ, содержащих транзисторы с диодами Шотки, характерно пониженное значение помехоустойчивости U⁰_п (см. формулу 3.2). Это обусловлено повышением напряжения U⁰ = U^/_Бэ – U_д, где U_д – прямое напряжение на диоде Шотки, и понижением порога переключения вследствие увеличения напряжения коллектор – эмиттер многоэмиттерного транзистора.